模块二
模块二如上图是由74161加法器构成，QD、QC、QB、QA初始状态为0000，然后变化0001,0010,0011,0100直到0101也就是共计时五秒之后使通过与非门之后输出信号0,完成5秒计时，然后输出信号0，这样就可以满足蜂鸣器鸣响5秒之后停止。
模块3
如上图所示为蜂鸣器及接线电路，前面的两个信号通过与门之后把信号传给蜂鸣器，当两个信号均为1时，通过与门信号为1，蜂鸣器开始鸣叫，当加法器计时5秒，蜂鸣器输入信号变为0，停止蜂鸣。
1.3 真值表
当
两
个
表1
74190
与
74161
工
单时钟同步十进制减计数器74ls190真值表
作
时
：
表2 4位同步二进制计数器74161真值表
二 原理图
A B C D A1 B1 C1 D1表示设定时间的输入端 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8表示显像管输出端 X3表示蜂鸣器的输出端 CLK为时钟输入信号