江苏信息职业技术学院毕业设计（论文）
图3.1.1-1 压点的版图
3.1.2 电容的版图设计
MOS集成电路中的电容几乎都是平板电容，常用的有：双层多晶硅组成的电容晶硅和扩散区组成的电容、金属和多晶硅组成的电容。
对版图设计来说，电容的定义和来源是需要理解的重要概念。在一些特殊设原理图上需要有电容，但是，通常优化一个版图设计的重点是使不同版图结构中的固有的寄生电容最小化。
本设计版图中的电容为MOS电容如下图所示，其版图的主要构成层为：poly和有源区，poly做电容的上极板，用有源区的源和漏短接做电容的下极板。
图3.1.2-1 电容的版图
3.1.3 CMOS集成电路的静电保护电路版图
集成电路与外部的接口必然伴随着静电问题。当以高电势的带电体接触到电路的外引脚时，静电放电（ESD）现象就会发生。例如，因为CMOS器件的栅极有极高的绝缘电阻，当栅极处于浮置状态时，静电感应的电荷无法很快的泄放掉，而MOS器件的栅氧化层又很薄，感应电荷使栅与衬底之间产生非常高的场强，如果超过栅氧化层的击穿电压，则将发生栅击穿而使MOS器件损坏。
导致静电放电现象的一种常见情况是用手去拿集成电路。对于这个效应，人体可等效为一个几百皮法的电容串联一个几千欧的电阻。根据环境不同，人体等
20
模拟腕表电路PMD703芯片设计
效电容的电压可以从几百伏到几千伏。这样，如果人体触到芯片引脚，芯片就很容易毁坏。值得注意的是，即使人体没有真正接触到芯片，静电放电也会发生，这是因为在高电场下，只要人的手指离芯片引脚非常近，手指就会通过空气与芯片引脚间产生“电弧”。
在典型的芯片装配线上，如果各种设备接地不好，就会积累电荷，达到高的电压。而且，在干燥空气中，电荷可能会建立相对较大的电压梯度。
MOS器件遭受到静电放电的永久性破坏有两种：（1）一般当栅上积累电荷引起电场强度超过十的七次方伏特每厘米（例如100A厚的氧化层对应的电压为10V），栅氧化层就会被击穿，通常这就会导致栅与沟道之间的电阻很低。（2）如果源/漏结二极管流过大电流，不管是正偏还是反偏，二极管都会烧坏，使源/漏与衬底短路。对于短沟道器件，这种现象都可能发生。
为了解决静电放电问题，必须为感应电荷提供泄放通路，在CMOS集成电路中经常采用静电放电保护电路。如图3.1.3-1所示的MOS管为栅源漏短接的MOS管，它相当于一个由p型衬底中注入n形成的一个二极管。
近几年流行的一种静电放电保护电路如图3.1.3-2所示，分别由栅极接源极的一个PMOS管和一个NMOS管组成，这样连接的MOS管等效于一个二极管，图中的PMOS管和NMOS管都做成W/L很大的器件，使二极管的面积比较大，能够流过很大的瞬时电流，真正起到静电放电保护作用。（参考：[3]曾庆贵.集成电路版图设计.第一版.北京：机械工业出版社，2008.90，207—210）
图3.1.3-1 单管ESD保护结构构
21
江苏信息职业技术学院毕业设计（论文）
3.1.4 电阻版图设计
电阻的版图设计，设计电阻时，多晶栅经常被选作为电阻的材料，因为这种材料的电阻相对比较大，电阻率和宽度被严格控制，而且最终的电阻所占的面积没有限制。用扩散杂质方法制作的这类电阻的精度不高，主要用作存储器存储单元的负载电阻，它要求高的阻值，但允许阻值有较大的偏差；若用离子注入掺杂工艺，则电阻的精度可以提高。
集成电路制造中，电阻值的误差很大，为了减小电阻比值的误差，对电阻进行了对称的排列。相对于蛇形的电阻减少了端头电阻、拐角电阻等非理想因子的影响，并且更容易匹配和布局。同时，为了减小周围环境的影响，在电阻的周围加了dummy，这样就提高了电阻的匹配度。在进行电路设计和版图设计时，尽量使其具有比值的关系，能够通过版图匹配技术，使其保持比较精确。从前面分析可以知道，电阻间的比值误差对电路的温度补偿特性具有很大的影响。
本设计中有多晶电阻和有源区电阻两种类型的电阻。如下图所示：
图3.1.4-1 电阻的版图
3.1.5 模拟部分的MOS管版图设计
图3.1.5-1 模拟单管的版图
3.1.6倒比管的版图设计
在CMOS工艺中，当W/L<1的MOS管称为倒比管。倒比管的导通电阻比较大，在电路中一般当上拉电阻或下拉电阻使用。如果用它作上拉电阻，就用栅极接地
22
模拟腕表电路PMD703芯片设计
的PMOS管，如果作下拉电阻就用栅极接电源的NMOS管。无论作上拉还是下拉电阻，它们一直都是导通的，由于宽长比很小，MOS管的导通电阻比较大.倒比管的版图通常是设计人员手动设计，它的有源区一般不设计成矩形而是U形或反S形，如下图所示的结构，有源区的宽度就是倒笔管的沟道宽度，被多晶覆盖的源和漏区之间的MOS管的沟长度为L。本设计中的倒笔管W/L比较大，所以采用了类似与S形的结构。
图3.1.6-1 模拟单管的版图
3.1.7驱动电路的版图设计
此驱动电路是整个电路的核心部分，只有通过它来控制整个电路的运行，所以要求比较高，在这里我用了两排孔来保护电路，因为两排衬底孔可以防止噪音和静电干扰，从而来保护电路。
图3.1.3-2 双管驱动结构
3.2 模拟部分版图的总拼
总拼之前要进行全局规划，就是把整体版图的形状、面积，大众的规划好，这就好比建一座城市，在建它之前就需要把整个城市的布局规划好。有了全局规划，我们的版图设计就能有条不紊的进行下去。
首先我们先把一些器件新建成一个一个的单元，然后把这些单元放成一个个模块，这样做的好处是在我们进行DRC验证时能够统一修改，可以缩短工作时
23
江苏信息职业技术学院毕业设计（论文）
间，而且数据不容易丢失。
然后进行模块的摆放，摆放模块时，需要考虑每个模块在版图中的位置和方向、压点分布、电源线、地线、以及主要信号走向等问题。对于总体布局基本要求是使得版图尽量为方形、这样才是最紧凑、也最节约空间（因为最后切片时一般将芯片切成正方形）。
在布局的过程中，首先确定电路中最主要模块的位置，然后以最主要模块为中心摆放主要模块和次要模块，在摆放过程中还要注意连线问题，把连线较多的两个或较多的模块尽量靠近。以本设计的版图为例，版图中分为3个模块，其中片上参考电压、分频电路、晶振震荡电路。当他们的方向位置和面积确定以后，最后仔细考虑每个模块的连线问题和它可能出现的问题。（参考：[4]成都国微版图资料.版图设计简介.）
总拼结果如下图所示：
图3.2-1 模拟腕表驱动电路总的版图
24