Page 59
4 存储器映像
存储器映射如图15所示。
Page 60
图5 存储器映射
Page 61
5 电气特性 5.1 参数条件
除非特别说明，所有电压的都以VSS为基准。 5.1.1 最小和最大数值
除非特别说明，在生产线上通过对100%的产品在环境温度TA=25°C和TA=TAmax下执行的测试(TAmax与选定的温度范围匹配)，所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。
在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试；在综合评估的基础上，最小和最大数值是通过样本测试后，取其平均值再加减三倍的标准分布(平均±3∑)得到。 5.1.2 典型数值
除非特别说明，典型数据是基于TA=25°C和VDD=3.3V(1.8V ≤VDD ≤3.6V电压范围)。这些数据仅用于设计指导而未经测试。
典型的ADC精度数值是通过对一个标准的批次采样，在所有温度范围下测试得到，95%产品的误差小于等于给出的数值(平均±2∑)。 5.1.3 典型曲线
除非特别说明，典型曲线仅用于设计指导而未经测试。 5.1.4 负载电容
测量引脚参数时的负载条件示于图16中。 5.1.5 引脚输入电压
引脚上输入电压的测量方式示于图17中。 图16. 引脚负载条件（略） 图17 引脚输入电压（略）
Page 62
5.1.6 供电方案
图18 供电方案（略）
1. 每个电源对必须和如上所示的滤波陶瓷电容去耦。这些电容必须尽可能的放置得近一些，或低于，PCB背面合适的引脚，为了确保设备好的性能。
2. 参照2.2.16节：电压调节器，连接REGOFF和IRROFF引脚。 3. 当电压调节器关闭时，两个2.2uF的陶瓷电容不应该被连接。 4. 4.7μF陶瓷电容必须连接到VDD引脚之一。
Page 63
5.1.7 电流消耗测量
图19 电流消耗测量方案（略） 5.2 绝对最大额定值
加在器件上的载荷如果超过绝对最大额定值列表(表9、表10、表11)中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。 表9. 电压特性（略）
1. 在允许的范围内，所有的主电源(VDD, VDDA)和地(VSS, VSSA) 引脚必须始终连接到外部电源。
2. 保证VIN不超过其最大值。参见表10允许注入电流的最大值。
Page 64
表10 电流特性（略） 1. 所有的电源(VDD，VDDA)和地(VSS，VSSA)引脚必须始终连接到外部允许范围内的供电系统上。
2. 反向注入电流会干扰器件的模拟性能。参看第5.3.20节。 3. 正向的注入电流在这些I/O口上是不可能的。反向的注入电流由VIN 4. 当几个I/O口同时有注入电流时，∑IINJ(PIN)的最大值为正向注入电流与反向注入电流的即时绝对值之和。 表11 温度特性（略） 5.3 工作条件 5.3.1 通用工作条件 表12 通用工作条件（略） Page 65 表12 通用工作条件续（略） 1. IRROFF被设置为VDD，当该系列在0~70°C范围内工作时，这个值可低至1.7V。一个减少的温度范围。 2. 当使用ADC时，参见表64。 3. 建议使用相同的电源为VDD和VDDA供电，在上电和掉电期间，VDD和VDDA之间最多允许有300mV的差别。 4. 如果TA较低，只要TJ不超过TJmax，则允许更高的PD数值。 5. 在较低的功率耗散的状态下，只要TJ不超过TJmax，TA可以扩展到这个范围。 表13. 取决于操作电源范围的限制条件（略） Page 66 1. 降低CPU频率可以减小等待状态的数值(见图20)。 2. IRROFF被设置为VDD，当该系列在0~70°C范围内工作时，这个值可低至1.7V。一个减少的温度范围。 3. 由于ART加速器和128位的闪存，这里给出的等待状态的数值不会影响从闪存运行的速率，因为ART加速器允许获得一种相当于0等待状态执行程序的性能。 4. OTG USB FS的电压范围可降到2.7V。 然而，在2.7V~3V期间，它会退化。 Page 67 图20. 对比fCPU和VDD范围的等待状态数值（略） 1. 当该系列工作在0~70°C温度范围内，并且IRROFF设置为VDD时，供电电压可降至1.7V。 5.3.2 VCAP1 / VCAP2外部电容 主调压器的稳定性通过连接一个外部电容到VCAP1/VCAP2引脚实现。表14给出了CEXT的典型值。 图21. 外部电容CEXT（略） 1. 据说：ESR相当于串联的电阻。 表14. VCAP1 / VCAP2操作条件（略） Page 68 5.3.3 上电和掉电时的工作条件（调压器开启） 对TA的通用操作条件的主题 表15 上电和掉电时的工作条件（调压器开启） 5.3.4 上电和掉电时的工作条件（调压器关闭） 对TA的通用操作条件的主题 表16 上电和掉电时的工作条件（调压器关闭） Page 69 5.3.5 内嵌复位和电源控制模块特性 表17中给出的参数是依据表12列出的环境温度下和VDD供电电压下测试得出。 表17 内嵌复位和电源控制模块特性（略） Page 70 表17 内嵌复位和电源控制模块特性续（略） 1. 产品的特性由设计保证至最小的数值VPOR/PDR。 2. 由设计保证，不在生产中测试。 3. 从上电（上电复位或从VBAT唤醒）到用户应用程序代码读取第一条指令的瞬间，测量复位周期。 5.3.6 供电电流特性 电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O引脚的负载、产品的软件配置、工作频率、I/O脚的翻转速率、程序在存储器中的位置以及执行的代码等。 电流消耗的测量方法说明，详见图19。 本节中给出的所有运行模式下的电流消耗测量值，都是在执行一套CoreMark代码。 Page 71 典型的和最大电流消耗 微控制器处于下列条件： ● 在启动时，所有的引脚都被硬件配置为模拟输入。 ● 所有的外设都处于关闭状态，除非特别说明。 ● 闪存存储器的访问时间调整到fHCLK的频率(0~30MHz时为0个等待周期，30~60MHz时为1个等待周期，60~90MHz时为2个等待周期，90~120MHz时为3个等待周期)。 ● 除非特别说明，当外设被使能时，HCLK作为系统时钟，fPCLK1 = fHCLK/4, and fPCLK2= fHCLK/2。 ● VDD=3.6V时，获取最大值，以及最大环境温度(TA)，除非另有说明，典型值取TA= 25 °C 和 VDD= 3.3 V时。 表18. 在运行模式下的典型和最大电流消耗，用从闪存执行数据处理的代码。（略） 1. 基于特性，在生产中以带外设使能的VDD最大值和fHCLK最大值测试。 2. 外部时钟为4MHz，当fHCLK>25MHz时启用PLL。 3. 当ADC启动时（ADC_CR2寄存器的ADON置位），对于模拟器件，每个ADC增加额外的1.6mA的功率消耗。 4. 在这种情况下HCLK =系统时钟/ 2。 Page 72 表19 运行模式下的典型和最大电流消耗，数据处理代码从闪存（ART加速器使能）或内部RAM中运行。（略） 1. 代码和数据处理从SRAM1用引导管脚运行。 2. 基于特性，在生产中以带外设使能的VDD最大值和fHCLK最大值测试。 3. 外部时钟为4MHz，当fHCLK>25MHz时启用PLL。 4. 当ADC启动时（ADC_CR2寄存器的ADON置位），对于模拟器件，每个ADC增加额外的1.6mA的功率消耗。 5. 在这种情况下HCLK =系统时钟/ 2。 Page 73 图22 运行模式下典型的电流消耗与频率的对比，数据处理代码在RAM中运行，开启所有外设。（略） 图23 运行模式下典型的电流消耗与频率的对比，数据处理代码在RAM中运行，关闭所有外设。（略） Page 74 图24 运行模式下典型的电流消耗与频率的对比，数据处理代码在闪存中运行，关闭ART加速器，开启所有外设。（略） 图25 运行模式下典型的电流消耗与频率的对比，数据处理代码在闪存中运行，关闭ART加速器，关闭所有外设。（略） Page 75 表20. 睡眠模式下的典型和最大电流消耗（略） 1. 基于特性，在生产中以带外设使能的VDD最大值和fHCLK最大值测试。 2. 外部时钟为4MHz，当fHCLK>25MHz时启用PLL。 3. 当ADC启动时（ADC_CR2寄存器的ADON置位），对于模拟器件，每个ADC增加额外的1.6mA的功率消耗。 Page 76 图26. 睡眠模式下的典型电流消耗与频率的对比，开启所有外设。（略） 图27. 睡眠模式下的典型电流消耗与频率的对比，关闭所有外设。（略） Page 77 表21. 停机模式下的典型和最大电流消耗。（略） 1. 所有典型和最大值将会进一步降至50%，由于ST元件测试程序的不断提高。数据手册的新版本将反映出这些改变。 图28. 停机模式下的典型电流消耗与频率的对比（略）