2．写出实现一位全加器的真值表，并用一片3-8译码器74LS138及必要的门电路实现该全加器。
Y0Y1Y2Y3Y4Y5Y6Y774LS138A2A1A0STASTBSTC
设被加数为A，加数为B，低位进位为CI，和值为F，高位进位为CO
一位全减器的真值表
A 0 0 0 0 1 1 1 1 有真值表可得： F =f1(A,B,CI)=m1+m2+m4+m7 CO=f2(A,B,CI)=m3+m5+m6+m7
输入 B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1
（3分）
输出 F CO 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 F?F?m1?m2?m4?m7?m1?m2?m4?m7
CO?CO?m3?m5?m6?m7?m3?m5?m6?m7
F&CO&Y0Y1Y2Y3Y4Y5Y6Y774LS138A2A1A0STASTBSTCABCI
3．用PLA器件实现逻辑函数：
100
F1?AC?BC F2?AB?BC?BC F3?AC?BC?AC
在下图中画出PLA结构图。 或阵列
与阵列形成AC、AC、BC、AB、BC共5个与项
或阵列形成
与阵列
F1?AC?BC、F2?AB?BC?BC、F3?AC?BC?AC共三个或项。
ACACBCBCABABC****************F1?AC?BCF2?AB?BC?BCF3?AC?BC?AC**与阵列或阵列
4．
（1）写出实现一位全减器的真值表；
（2）用一片3-8译码器74LS138及必要的门电路实现全减器； （3）画出用PLA器件实现该全减器的结构图。
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y774LS138A2 A1 A0 STA STB STC
(1)设被减数为A，减数为B，低位借位为Ci，差值为D，高位借位为Co
一位全减器的真值表 A 0 0 0 0 1 1 输入 B 0 0 1 1 0 0 Ci 0 1 0 1 0 1
输出 D Co 0 0 1 1 1 1 0 1 1 0 0 0
1 1 1 1 D =f1(A,B,Ci)=m1+m2+m4+m7 Co=f2(A,B,Ci)=m1+m2+m3+m7
0 1 0 1 0 1 (2) D?D?m1?m2?m4?m7?m1?m2?m4?m7
Co?Co?m1?m2?m3?m7?m1?m2?m3?m7
D&C0&Y0Y1Y2Y3Y4Y5Y6Y774LS138A2A1A0STA STB STCABCi100
(3)与阵列形成m1、m2、m3、m4、m7共5个与项（本题为最小项） 分)
或阵列形成D =f1(A,B,Ci)=m1+m2+m4+m7，Co=f2(A,B,Ci)=m1+m2+m3+m7共两个或项。
(1
(1分)
m1m2m3m4m7ABCi***********************DC0
5．已知函数：
F1(A,B,C)=∑m(2,3,4,5) F2(A,B,C)=∑m(1,3,4) 要求：
（1）用一片3-8译码器74LS138及必要的门电路实现F1和F2；
（2）画出用PLA器件实现F1和F2的结构图。
(1) F1?F1?m2?m3?m4?m5?m2?m3?m4?m5
F2?F2?m1?m3?m4?m1?m3?m4
F2&F1&Y0Y1Y2Y3Y4Y5Y6Y774LS138A2A1A0STA STB STCABC100
(2)与阵列形成AC、ABC、AB、AB共4个与项
或阵列形成F1(A,B,C)= AC+ABC，F2(A,B,C)= AB+AB共两个或项。
ACABCABABABC*************F1F2
6. 已知函数：
F1?AB?BC?AC F2?AB?BC?ABC F3?AB?ABC 要求：（15分）
（1）用一片3-8译码器74LS138及必要的门电路实现F1、F2和F3； （2）画出用PLA器件实现 F1、F2和F3的结构图。