东南大学 数字电路实验 第4章_时序逻辑电路(5)

Cn+1=Dn

Dn+1=An'+Dn'=（An+Dn）'

2) 按图搭接电路，将单脉冲加到系统时钟端，静态验证实验电路。 3) 将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟

脉冲CLK、触发器的输出端上的波形。

3. 智力竞赛抢答器