东南大学 数字电路实验 第4章_时序逻辑电路(9)

SRQ3Q2\Q1Q0

00

01 11 10

DSR 得到逻辑表达式DSR Q3Q2 Q1Q0

3）根据以上分析，得到电路图设计如下：

5） 4）用Multisim模拟，逻辑分析仪观察波形如下：

（从上到下5个波形分别为时钟信号,QA,QB,QC,QD，其中QD为最终输出信号）

五行波形分别为时钟，移位寄存器的输出端QA~QD及最终输出端（即序列发生端）。