4. 简易数字钟
实验要求：设计一只只有小时和分钟功能的简易数字钟，输入时钟脉冲周期为1min，四位数码管用于显示，高位用于显示小时，低位用于显示分钟。 设计电路图如下：
分钟（低、高位） 小时（低、高位）
实验中遇到的困难及解决过程：
1) 实际电路时，不能单纯的只想着设计60-24的计数器，这样容易分解成6*10和3*8,但
因要用电子数码管输出，就只能分解为10*6（顺序）和20+3，就要用到7420，级联方式不一样。
2) 电子数码管输出时，如不考虑74161置零的延迟，就会出现先有19分，再有10分、11
分···的情况，所以必须考虑74161的置零的延迟，故需给74161的时钟加非门。（实际的芯片没有非门，故不用处理这个延迟，不用再加非门）
3) 74161与数码管连接时注意高低位的连接顺序，否则会出现乱码。
4) 测试的时候要各种情况都测试到。我开始测试的时候，没有测试到23:59的情况，后来
发现时钟到23:59后不置零，设计存在缺陷，又重新设计最后才做对.
5) 实际测试时会有开始置零不对、线接触不好等因素影响实验结果，要仔细排查才能得出
正确结论。
5. 序列发生器
a. 实验要求
分别用MSI计数器和移位寄存器设计一个具有自启动功能的01001序列信号发生器。 ① 写出设计过程，画出电路逻辑图。
② 搭接电路，并用单脉冲静态验证实验结果。
③ 加入TTL连续脉冲，用双踪示波器和逻辑分析仪观察并记录时钟脉冲CLK、序列输出端的波形。 b. 实验数据
（一）用MSI计数器设计