5.9 采用循环移位寄存器形式。当总清信号CLR使触发器C4置“1”时，门3打开。第一
个正脉冲φ通过3使触发器 C1-C3清“0”。由于时钟源输出10MHz（脉冲宽度100ns），经过半个主脉冲周期（50ns）的延迟，触发器C4由“1”状态翻到“0”状态，再经过半个主脉冲周期的延迟，第二正脉冲的上升沿作移位信号，使触发器C1-C3变为“100”状态，此后第二个φ，第三个φ连续通过门2成移位信号，相继变为“110”，“111”状态。
当C3变为“1”状态时（对应第4个正脉冲），其状态反映到C4的D端，因而在第4个正脉冲下沿将C4置“1”，门3复又打开，第5个正脉冲通过门3又形成清“0”脉冲，将C1—C3清零，于是下一个循环再度开始。
T1—T4是四个输出节拍脉冲。根据已知条件，其译码逻辑表达式为：
T1=C1C2 T2=C2C3 T3=C3 T4=C1
这四个脉冲是等间隔宽度的脉冲，每个脉冲宽度为16.7ns。 时序产生器逻辑图如下图所示：
5.10 （1）主频为66MHz，所以，主频周期=1/66MHz=0.015us， 故一条指令执行时间=0.015us×2×2=0.061us， 故每秒执行的指令条数=1/0.061us=16.4MIPS。
（2）由题意，一条指令执行时间=0.015us×2×（2+2）=0.12us， 故每秒执行的指令条数=1/0.12us=8.3MIPS。
5.11 参见书P203、P192
5.12 微指令所占的单元总数=（80×11+1）×32=881×32， 所以控制存储器容量可选1K×32。
5.13 （1）假设判别测试字段中每一位作为一判别标志，那么由于有4个转移 条件，
故该字段为2位。因为控制存储器为512单元，所以下一地址字段为9位。故微命令字段=48-2-9=37位。 （2）逻辑框图见书P203图5.27。
5.14 将一个微指令周期中的互斥性微指令信号组合在一个小组中，进行分组译 码。
经分析，（e，f，h）和（b，i，j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a，c，d，g四个微命令信号可进行直接控制，其整个控制字段组成如下图所式：
0 1 e 0 1 b 1 0 f 1 0 i
a c d g 1 1 h 1 1 j × × × × ×× ×× 4位 2位 2位 5.15
①. 软件子程序调用是通过软件的方法调用乘法子程序来实现乘法运算的操作；硬布线控
制逻辑是通过硬布线控制器所产生的控制信号来实现乘法运算；微程序控制是通过微程序控制器所产生的控制信号来实现乘法运算。
②. 速度最快的是硬布线控制逻辑，其次是微程序控制，速度最慢的是软件子程序调用。 ③. 软件子程序调用不需要特殊的硬件部件；硬布线控制逻辑需要硬布线控制器；微程序
控制需要微程序控制器。
5.16 参见书P211。 5.17
①. 流水线的操作周期应按各步操作的最大时间来考虑，即流水线的时钟周期=100ns。 ②. 若相邻两条指令发生数据相关，就停顿第2条指令的执行，直到前面的指令结果已经
产生，因此至少要推迟2个时钟周期。
③. 若对硬件加以改进，如采用专用的通路技术，那么第2条指令的执行不会被推迟。
5.18 略。
5.19 参见书P229。
第六章
6.1采用总线结构的计算机系统中,主存与外设的编制方法有两种,一种是统一编址的方法,一种是单独编址的方法. 在单总线系统中,设备的寻址采用统一编址的方法,即所有的主存单元以及外设设备接口寄存器的地址一起构成一个统一的地址空间,因此,访内存指令与I/O指令在形式上完全相同,区别仅在于地址的数值不一样.而在双总线系统中,采用单独编址的方法,cpu对内存总线和系统总线必须有不同的指令系统,内存地址和I/O设备的地址是分开的,当访问内存时,由存储读,存储写两条控制线控制;当访问I/O设备时,由I/o读,I/O写两条控制线控制.
6.2根据总线控制部件的位置,判别总线使用权有限级别可分为集中式和分散式控制.集中式控制分为链式查询,计数器查询,和独立请求方式.
1. 链式查询方式的主要特征是总线同意信号BG的传送方式;它串行地从一个I/O接口传送到另一个I/O接口.显然,在查询链中离总线控制器最近的设备具与最高优先权,离总线最远,优先权最低.
2. 计数器定时方式:总线上的任一设备要求使用总线时,都通过BR线发出总线请求.总线控制器接到请
求信号后,在BS线为\的情况下让计数器开始计数,计数值通过一组地址线发向各设备.每个设备接口都有一个地址判别电路,当地质线上的计数值与请求总线的接口的地址相一致时,该设备后的总线使用权.每次计数值可以从\开始,也可以从终止点开始计数,如果从 \开始,则各设备的优先次序与链式查询相同.如果从中止点开始,则各设备的优先级都相同.
3. 独立请求方式 :每一个共享总线的设备均有一对总线请求和总线同意线.总线控制部件中有一个排队电路,根据一定的优先次序决定首先响应哪一个设备,并对该设备发出同意信号.独立请求方式的优点是响应时间快,并且对优先次序的控制也很灵活.
6.3 单总线采用统一编址方法，省去了I/O指令，简化了指令系统。单总线结构简单，使用灵活，易
扩充。然而，由于主存的部分地址空间要用于外部设备接口寄存器寻址，故主存实际空间要小于地址空间。此外，所有的部件均通过一条总线进行通信，分时使用总线，因此，通信速度比较慢。通常，单总线结构适用于小型或微型计算机的系统总线。 双总线结构保持了单总线系统简单、易扩充的优点，但又在CPU和内存之间专门设置了一组高
速的存储总线，使CPU可通过专用总线和存储器交换信息，并减轻了系统总线的负担，同时内存仍可通过系统总线直接与外设之间实现DMA操作，而不必经过CPU。这种双总线系统以增加硬件为代价。当前高档微型机中广泛采用这种总线结构。 三总线结构是在双总线系统的基础上增加I/O总线形成的。其中系统总线是CPU、内存和通道
（IOP）进行数据传送的公共通路，而I/O总线是多个外部设备与通道之间进行数据传送的公共通路，再DMA方式中，外设与存储器直接交换数据而不经过CPU，从而减轻CPU对数据I/O的控制，而“通道”方式进一步提高了CPU的效率。由于增加了IOP，整个系统的效率将大大提高，然而这是以增加更多的硬件为代价换来的。三总线系统通常用于中、大型计算机中。
6.4答 :同步通信:总线上的部件通过总线进行信息传送时,用一个公共的时钟信号来实现同步定时,这种方式称为同步通信(无应答通信).同步通信具有较高的传输速率,使用于总线长度较短,各部件存取时间比较接近的情况.
异步通信:异步通信允许总线上的各部件有各自的时钟,在部件之间进行通信时没有公共的时间标准,而是靠发送信息时同时发出本设备的时间标志信号,用\应答方式\来进行通信.异步方式分为单向方式和双向方式两种.单向方式不能判别数据是否正确传送到对方,因而大多数采用双向方式,即应答式异步通信.由于异步通信采用应答式全互锁方式,因而,它使用于存取周期不同的部件之间的通信,对总线长度也没有严格的要求. 6.5
因为总线是公共的，为多个部件所共享，要有一个控制机构来仲裁总线使用权。每当总线上的一个部件要与另外一个部件进行通信时，就应该发出请求信号。在统一时刻，可能有多个部件要求使用总线，这时总线控制部件将根据一定的判决原则来决定首先同意哪个部件使用总线。
根据总线控制部件的位置，控制方式可分为集中式和分散式。集中式特点是总线控制逻辑基本集中在一处。分散式的特点是总线控制逻辑分散在总线各部件中。
集中式控制是三总线，双总线和单总线结构机器中常用的方式。 6.6
A设备 B设备 & & & & 说明：当G1=1时，设备A从电气上和总线断开；
当G1=0时，若DIR=0，则从A设备传送到总线；若DIR=1，则从总线传送到A设备； 当G2=1时，设备B从电气上和总线断开；
当G2=0时，若DIR=0，则从B设备传送到总线；若DIR=1，则从总线传送到B设备。 6.7
总线是多个部件间的公共连线，它将不同来源和去向的信息在总线上分时传送，不仅可以减少传输线的数量，简化控制和提高可靠性，而且便于扩充和更新部件。
6.8
答: 现在常用的总线有ISA/EISA/MCA/VESA总线,PCI总线,它是一种先进的局部总线,已成为局部总线的新标准,是目前应用最广的总线结构.PCI总线是一种不依附于某个具体处理器的局部总线.从结构上看来,PCI是在CPU和原来的系统总线之间插入的一级总线,需要时,由一个连接电路来实现对这一级的设备取得总线控制权,以便进行数据传输管理.
AGP总线是Intel于1996年提出的一个开放的新总线标准,此总线标准主要是为了大幅度提高微型机的图形尤其是3D图形的处理能力.从外观上来看,AGP总线插槽是主板上与ISA及PCI并排的一个新插槽,它靠近PCI插槽,但要比PCI插槽短,颜色一般为褐色.