TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
www.ti.com
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
2.4信号说明
Table2-5对这些信号进行了说明。除JTAG引脚以外，默认情况下GPIO功能在复位时被启用，除非另外注明。它们下面列出的外设信号是供替换的功能。有些外设功能并不在所有器件上提供。详细信息请见Table2-1。输入不是5V耐压。所有GPIO引脚为I/O/Z且有一个内部阻止，此内部阻止可在一个单引脚基础上有选择性的启用/禁用。这一特性只适用于GPIO引脚。PWM引脚上的上拉电阻在复位时并不启用。其它GPIO引脚上的上拉电阻复位时被启用。AIO引脚没有内部上拉电阻。
注释：当使用片载VREG时，GPIO，GPIO34，GPIO35，GPIO36，GPIO37，和GPIO38在加电期间会有毛刺脉冲。如果这一情况在应用中无法接受的话，可由1.8V电源外部供电。当使用一个外部1.8V电源时，无需电源排序。然而，如果I/O引脚的电平移动输出缓冲器中的3.3V晶体管在1.9V晶体管之前加电，输出缓冲器有可能打开，这会在加电期间导致引脚上的毛刺脉冲。为了避免这一运行状态，给VDD引脚加电应早于对VDDIO引脚供电，或者与之同时，以确保VDD引脚在VDDIO引脚达到0.7V之前达到0.7V。
Table2-5.端子功能(1)
端子
名称
PZ/PZP引脚#
PN/PFP引脚#
I/O/Z
JTAG
使用内部下拉进行JTAG测试复位。TRST，当被驱动为高电平时，使扫描系统获得器件运行的控制权。如果这个信号未连接或者被驱动至低电平，此器件在功能模式下运转，并且测试复位信号被忽略。
注释：TRST是一个高电平有效测试引脚并且必须在正常器件运行期间一直保持低电平。在这个引脚上需要一个外部下拉电阻器。这个电阻器的值应该基于适用于这个设计的调试器推进源代码的驱动强度。一个2.2k?电阻器一般提供足够的保护。由于这是应用专用的，建议针对调试器和应用的正确运行对每个目标板进行验证。(↓)请见GPIO38。带有内部上拉电阻的JTAG测试时钟。(↑)
请见GPIO36。带有内部上拉电阻的JTAG测试模式选择(TMS)。这个串行控制输入被计时在TCK上升沿上的TAP控制器中。(↑)
请见GPIO35。带有内部上拉电阻的JTAG测试数据输入(TDI)。TDI在TCK的上升沿上被时钟输入所选择的寄存器（指令或者数据）。(↑)
请见GPIO37。JTAG扫描输出，测试数据输出(TDO)。所选寄存器（指令或者数据）的内容被从TCK下降沿上的TDO移出。(8mA驱动)
闪存
3.3V闪存内核电源引脚。这个引脚应该一直被连接至3.3V。
I/O
测试引脚。为TI保留。必须被保持未连接。
说明
TRST1210I
TCKTMSTDITDO
见GPIO38请见GPIO36。请见GPIO35请见GPIO37
IIIO/Z
VDD3VFLTEST2(1)
4645
3736
I=输入，O=输出，Z=高阻抗，OD=开漏，↑=上拉，↓=下拉
Copyright?2010–2012,TexasInstrumentsIncorporated器件纵览21
SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062
TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
www.ti.com
Table2-5.端子功能(1)(continued)
端子
名称
PZ/PZP引脚#
PN/PFP引脚#
I/O/Z
时钟
请见GPIO18。取自SYSCLKOUT的输出时钟。XCLKOUT或者为同一频率、一半频率，或者SYSCLKOUT频率的四分之一。这由XCLK寄存器内的引脚1:0
(XCLKOUTDIV)控制。复位时，XCLKOUT=SYSCLKOUT/4。通过将XCLKOUTDIV设定为3，XCLKOUT信号可被关闭。为了使这个信号传播到此引脚，GPIO18的复用控制必须被设定至XCLKOUT。
请见GPIP19和GPIO38。外部振荡器输入。针对时钟的引脚源由XCLK寄存器内的XCLKINSEL位控制，GPIO38为默认选择。这个引脚馈通一个来外部3.3V振荡器的时钟。在这个情况下，X1引脚，如果可用的话，必须被接至GND，而且必须通过
CLKCTL寄存器内的位14将片载晶体振荡器禁用。如果使用一个晶振/谐振器，必须通过CLKCTL寄存器内的位13将XCLKIN路径禁用。
请注意：使用GPIO38/XCLKIN/TCK引脚为用于正常器件运行的外部时钟供电的引脚也许需要组装有一些钩子以在使用JTAG连接器进行调试期间禁用这个路径。这是为了防止TCK信号竞争，在JTAG调试会话期间，此信号被激活。在此次为器件计时期间，零引脚内部振荡器也许被使用。
片载晶体振荡器输入。为了使用这个振荡器，一个石英晶振或者一个陶瓷电容器必须被连接在X1和X2。在这种情况下，XCLKIN路径必须被CLKCTL寄存器内的位13禁用。如果这个引脚未使用，它必须被连接至GND。
片载晶体振荡器输出。一个石英晶振或者一个陶瓷电容器必须被连接在X1和X2。如果X2未使用，它必须保持未连接状态。
复位
器件复位（输入）和安全装置复位（输出）。Piccolo器件有一个内置加电复位(POR)和欠压复位(BOR)电路。这样，无需外部电路既可生成一个复位脉冲。在一个加电或者欠压情况下，这个引脚由器件驱动为低电平。电气特性，POR/BOR块的阀值请
见Section4.3。当一个安全装置复位发生时，这个引脚也由MCU驱动为低电平。安全装置复位期间，在512个OSCCLK周期的安全装置复位持续时间内，XRS引脚被驱动为低电平。如果需要的话，一个外部电路也可驱动这个引脚使一个器件复位生效。在这个情况下，建议由一个开漏器件驱动这个引脚。由于抗扰度原因，一个R-C电路必须被连接至这个引脚。不论源是什么，一个器件复位会引起器件终止执行。程序计数器指向包含在位置03xFFFC0的地址。当复位被置成无效时，在程序计数器指定的位置开始执行。这个引脚的输出缓冲器是一个有内部上拉电阻的开漏。ADC组A，通道7输入ADC组A，通道6输入比较器输入3A数字AIO6
ADC组A，通道5输入ADC组A，通道4输入比较器输入2A数字AIO4
ADC组A，通道3输入ADC组A，通道2输入比较器输入1A数字AIO2
ADC组A，通道1输入
ADC组A，通道0输入
请注意：VREFH和ADCINA0在80引脚PN/PFP器件上共用同一个引脚并且它们不能同时使用。
ADC外部基准-只在ADC外部基准模式时才被使用。请见Section5.10.1，模数转换器(ADC)
请注意：VREFH和ADCINA0在80引脚PN/PFP器件上共用同一个引脚并且它们不能同时使用。
III
ADC组B，通道7输入ADC组B，通道6输入比较器输入3B
Copyright?2010–2012,TexasInstrumentsIncorporated
说明
XCLKOUT请见GPIO18O/Z
XCLKIN
请见GPIO19和
GPIO38
I
X1X2
6059
4847
IO
XRS119I/O
模数转换器(ADC)，比较器(COMPARATOR)，模拟(ANALOG)I/O
ADCINA7ADCINA6COMP3AAIO6ADCINA5ADCINA4COMP2AAIO4ADCINA3ADCINA2COMP1AAIO2ADCINA1ADCINA0
2223
1819
2021
-17
1819
1516
1617
-14
IIII/OIIII/OIIII/OII
VREFHIADCINB7ADCINB6COMP3B22
243534
19–27
器件纵览SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062
TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
www.ti.com
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
Table2-5.端子功能(1)(continued)
端子
名称AIO14ADCINB5ADCINB4COMP2BAIO12ADCINB3ADCINB2COMP1BAIO10ADCINB1ADCINB0
292827
VDDAVSSAVDDVDDVDDVDDVDDVDDVDDIOVDDIOVDDIOVDDIOVDDIOVDDIOVSSVSSVSSVSSVSSVSSVSS
252631437638191513386179934153647628092
232221202121229516572411304963743132838506473
数字接地引脚
数字I/O和闪存电源引脚-当VREG被启用时，为单电源。
CPU和逻辑数字电源引脚-当使用内部VREG时，无需电源。当使用内部VREG时，将1.2μF（最小值）陶瓷电容器（10%耐受）接地。可使用更高值的电容器，但是这会影响电源轨斜坡上升时间。
3130
–24
3332
2625
PZ/PZP引脚#
PN/PFP引脚#
I/O/ZI/OIIII/OIIII/OII
数字AIO14
ADC组B，通道5输入ADC组B，通道4输入比较器输入2B数字AIO12
ADC组B，通道3输入ADC组B，通道2输入比较器输入1B数字AIO10
ADC组B，通道1输入ADC组B，通道0输入
请注意：VREFLO被一直连接至80引脚PN/PFP器件上的VSSA。
CPU和I/O电源
模拟电源引脚。在此引脚附近连接一个2.2μF电容器（典型值）。模拟接地引脚。
请注意：VREFLO被一直连接至80引脚PN/PFP器件的VSSA上。
说明
Copyright?2010–2012,TexasInstrumentsIncorporated器件纵览23
SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062
TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
www.ti.com
Table2-5.端子功能(1)(continued)
端子
名称
PZ/PZP引脚#908786
PN/PFP引脚#716968
I/O/Z
电压稳压器控制信号
VREGENZGPIO0EPWM1AGPIO1EPWM1BCOMP1OUTGPIO2EPWM2AGPIO3EPWM2BSPISOMIACOMP2OUTGPIO4EPWM3AGPIO5EPWM3BSPISIMOAECAP1GPIO6EPWM4AEPWMSYNCIEPWMSYNCOGPIO7EPWM4BSCIRXDAECAP2GPIO8EPWM5A被保留ADCSOCAO(1)
54
43
57
45
58
46
10
8
9
7
83
66
84
67
II/O/ZOI/O/ZOOI/O/ZOI/O/ZOI/OOI/O/ZOI/O/ZOI/OI/OI/O/ZOIOI/O/ZOII/OI/O/ZO–O
内部VREG启用/禁用-拉至低电平启用VREG，上拉至高电平禁用VREG。
GPIO和外设信号
通用输入/输出0
增强型PWM1输出A和高分辨率脉宽调制(HRPWM)通道通用输入/输出1增强型PWM1输出B比较器1的直接输出通用输入/输出2
增强型PWM2输出A和HRPWM通道通用输入/输出3增强型PWM2输出B
SPI-A从器件输出，主器件输入比较器2的直接输出通用输入/输出4
增强型PWM3输出A和HRPWM通道通用输入/输出5增强型PWM3输出B
SPI-A从器件输入，主器件输出增强型捕捉输入/输出1通用输入/输出6
增强型PWM4输出A和HRPWM通道外部ePWM同步脉冲输入外部ePWM同步脉冲输出通用输入/输出7增强型PWM4输出BSCI-A接收数据增强型捕捉输入/输出2通用输入/输出8
增强型PWM5输出A和HRPWM通道被保留
ADC转换启动A
(1)
说明
GPIO功能（用粗斜体显示）在复位时为缺省值。它们下面列出的外设信号是供替换的功能。对于有GPIO功能复用的JTAG引脚，到GPIO块的输入路径一直有效。根据TRST引脚的情况，来自GPIO块的输出路径和从一个引脚到JTAG块的路径被启用/禁用。请见《TMS320x2806xPiccolo技术参考手册》（文献号：SPRUH18）的“系统控制和中断”一章。
24器件纵览Copyright?2010–2012,TexasInstrumentsIncorporated
SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062
TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
www.ti.com
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
Table2-5.端子功能(1)(continued)
端子
名称GPIO9EPWM5BSCITXDBECAP3GPIO10EPWM6A被保留ADCSOCBOGPIO11EPWM6BSCIRXDBECAP1GPIO12TZ1SCITXDASPISIMOBGPIO13TZ2被保留SPISOMIBGPIO14TZ3SCITXDBSPICLKBGPIO15ECAP2SCIRXDBSPISTEBGPIO16SPISIMOA被保留TZ2GPIO17SPISOMIA被保留TZ352
42
55
44
88
70
96
76
95
75
44
35
73
59
74
60
PZ/PZP引脚#49
PN/PFP引脚#39
I/O/ZI/O/ZOOI/OI/O/ZO–OI/O/ZOII/OI/O/ZIOI/OI/O/ZI–I/OI/O/ZIOI/OI/O/ZI/OII/OI/O/ZI/O–II/O/ZI/O–I
通用输入/输出9增强型PWM5输出BSCI-B发送数据增强型捕捉输入/输出3通用输入/输出10
增强型PWM6输出A和HRPWM通道被保留
ADC转换开始B通用输入/输出11增强型PWM6输出BSCI-B接收数据增强型捕捉输入/输出1通用输入/输出12可编程控制故障区输入1SCI-A发送数据
SPI-B从器件输入，主器件输出通用输入/输出13可编程控制故障区输入2被保留
SPI-B从器件输出，主器件输入通用输入/输出14可编程控制故障区输入3SCI-B发送数据SPI-B时钟输入/输出通用输入/输出15增强型捕捉输入/输出2SCI-B接收数据
SPI-B从器件发送使能输入/输出通用输入/输出16
SPI-A从器件输入，主器件输出被保留
可编程控制故障区输入2通用输入/输出17
SPI-A从器件输出，主器件输入被保留
可编程控制故障区输入3
说明
Copyright?2010–2012,TexasInstrumentsIncorporated器件纵览25
SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062