TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
www.ti.com
2.5.13外部中断(XINT1-XINT3)
此器件支持3个被屏蔽的外部中断(XINT1-XINT3)。每一个中断可被选择成负边沿、正边沿、或者二者触发并能够被启用/禁用。这些中断还包含一个16位自运行上数计数器，当一个有效中断沿被检测到的时候，此计数器被重置为0。这个计数器可被用于为中断精确计时。没有用于外部引脚的专用引脚。XINT1，XINT2，和XINT3中断可接受来自GPIO0-GPIO3引脚的输入。
2.5.14内部零引脚振荡器、振荡器、和PLL
此器件可由两个内部零引脚振荡器、一个外部振荡器、或者一个连接至片载振荡器电路的晶振中的任一个计时。提供的PLL支持高达16个输入时钟缩放比。PLL比率可用软件中在器件运行时更改，这使得用户在需要低功耗运行时能够按比例降低运行频率。定时细节，请参考Section4，电气规范。PLL块可被设定为旁通模式。第二个PLL(PLL2)为HRCAP模块提供时钟。
2.5.15安全装置每个器件包含两个安全装置：CPU安全装置监控内核，而NMI安全装置是一个丢失时钟检测电路。用户软件必须在特定的期限内定期复位CPU安全装置计数器；否则，CPU安全装置将生产一个到处理器的复位。如果需要，可将CPU安全装置禁用。只有在发生一个时钟故障的情况下，NMI安全装置才起作用并可生成一个中断或者一个器件复位。
2.5.16外设时钟在外设闲置时，到每一个独立外设的时钟可被启用/禁用以减少功耗。此外，到串行端口（除了I2C）的系统时钟可按照CPU时钟进行缩放。
2.5.17低功耗模式此器件是完全静态CMOS器件。提供三个低功耗模式：
IDLE（闲置）：
将CPU置于低功耗模式。可有选择性地关闭外设时钟并且只有那些在IDLE期间需要运行的外设保持运行状态。来自激活的外设或者安全装置定时器的已启用的中断将把处理器从IDLE模式中唤醒。
STANDBY关闭到CPU和外设的时钟。在这个模式下，振荡器和PLL运行。一个外部中断事件（待机）：将唤醒处理器和外设。在检测到中断事件之后的下一个有效周期上，开始执行。HALT（暂停）：
基本上，这个模式关断器件并将器件置于尽可能低的功耗模式中。如果内部零引脚振荡器被用作时钟源，缺省情况下，HALT模式将它们关闭。为了防止这些振荡器被关闭，可使用CLKCTL寄存器内的INTOSCnHALTI位。这样，零引脚振荡器可在这个模式下中被用于为CPU安全装置计时。如果片载晶体振荡器被用作时钟源，在这个模式中，它将被关闭。一个复位或者一个外部信号（通过一个GPIO引脚）或者CPU安全装置能够将器件从这个模式唤醒。
在试图将器件置于HALT或者STANDBY模式前，CPU时钟(OSCCLK)和WDCLK应来自同一个时钟源。
36器件纵览Copyright?2010–2012,TexasInstrumentsIncorporated
SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062
TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
www.ti.com
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
2.5.18外设帧0，1，2，3(PFn)
此器件将外设分成四个部分。外设映射如下：
PF0：
PIE：闪存：定时器：CSM：ADC：CLA：
PF1：PF2：
GPIO：eCAN：SYS：SCI：SPI：ADC：IC2：XINT：
PF3：
McBSP：ePWM：eCAP：eQEP:比较器：USB：
PIE中断启用和控制寄存器加上PIE矢量表闪存写入状态寄存器
CPU-定时器0，1，2寄存器代码安全模块KEY寄存器ADC结果寄存器
控制律加速器寄存器和消息RAMGPIO复用配置和控制寄存器增强型控制局域网配置和控制寄存器系统控制寄存器
串行通信接口(SCI)控制和RX/TX寄存器串行端口接口(SPI)和RX/TX寄存器ADC状态、控制、和配置寄存器集成电路间模块和寄存器外部中断寄存器
多通道缓冲串行端口寄存器增强型脉冲宽度调制器模块和寄存器增强型捕捉模块和寄存器
增强型正交解码器脉冲模块和寄存器比较器模块：
通用串行接口模块和寄存器
2.5.19通用输入/输出(GPIO)复用器大多数的外设信号与通用输入/输出(GPIO)信号复用。这使得用户能够在外设信号或者功能不使用时将一个引脚用作GPIO。复位时，GPIO引脚被配置为输入。针对GPIO模式或者外设信号模式，用户能够独立设定每一个引脚。对于特定的输入，用户也可以选择输入限定周期的数量。这是为了过滤掉有害的噪音毛刺脉冲。GPIO信号也可被用于使器件脱离特定低功耗模式。
Copyright?2010–2012,TexasInstrumentsIncorporated器件纵览37
SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062
TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
www.ti.com
2.5.2032位CPU定时器(0，1，2)
CPU定时器0，1，和2是完全一样的32位定时器，这些定时器带有可预先设定的周期和16位时钟预缩放。此定时器有一个32位倒计数寄存器，此寄存器在计数器达到0时生成一个中断。这个计数器的减量为被预分频值设置所分频的CPU时钟速度的值。当此计数器达到0时，它自动重新载入一个32位的周期值。
CPU定时器0为通用定时器并被连接至PIE块。CPU定时器1为通用定时器并被连接至CPU的INT13。CPU定时器2为DSP/BIOS保留。它被连接至CPU的INT14。如果DSP/BIOS未被使用，CPU定时器2也可称为通用定时器。
CPU定时器2可由下列任一器件计时：?SYSCLKOUT（默认）
?内部零引脚振荡器1(INTOSC1)?内部零引脚振荡器2(INTOSC2)?外部时钟源
2.5.21控制外设此器件支持下列用于嵌入式控制和通信的外设：
ePWM：
增强型PWM外设支持针对前缘/后缘边沿、被锁存的/逐周期机制的独立的/互补的PWM生成，可调节死区生成。一些PWM引脚支持HRPWM高分辨率占空比和周期特性。2806x器件上的类型1模块也支持增加的死区分辨率、增强型片上系统(SOC)和中断生成、和包括基于比较器输出的触发功能的高级触发。
这个增强型捕捉外设使用一个32位时基并在连续/单拍捕捉模式中记录多达四个可编程事件。
这个外设被可被配置为生成一个辅助PWN信号。
增强型QEP外设使用一个32位位置计数器，使用捕捉单元和一个32位单元定时器分别支持低速测量和高速测量。这个外设有一个安全装置定时器来检测电机停转和输入错误检测逻辑电路来识别QEP信号中的同步边沿转换。
ADC块是一个12位转换器。根据器件的不同，它有多达16个单端通道输出引脚。它包含两个用于同步采样的采样保持单元。
每个比较器块由一个模拟比较器连同一个为比较器的一个输入供电的内部10位基准组成。
这个高分辨率捕捉外设通过一个为HCCAPCLK计时的16位计数器运行在正常捕捉模式或者通过采用与一个TI提供的校准库协同工作的内置校准逻辑运行在高分辨率捕捉模式下。
eCAP:
eQEP：
ADC：比较器：HRCAP：
38器件纵览Copyright?2010–2012,TexasInstrumentsIncorporated
SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062
TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
www.ti.com
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
2.5.22串行端口外设此器件支持下列的串行通信外设：
SPI：
SPI是一个高速、同步串行I/O端口，此端口可在设定的位传输速率上将一个设定长度（1至16位）的串行比特流被移入和移出器件。通常，SPI用于MCU和外部外设或者其它处理器之间的通信。典型应用包括外部I/O或者从诸如移位寄存器、显示驱动器、和ADC等器件的外设扩展。多器件通信由SPI主控/受控操作支持。SPI包含一个用于减少中断处理开销的4级接收和发送FIFO。
串行通信接口是一个两线制异步串行端口，通常被称为UART。SCI包含一个用于减少中断处理开销的4级接收和发送FIFO。
内部集成电路(I2C)模块提供一个MCU和其它器件（符合飞利浦半导体内部IC总线(I2C-bus)规范版本2.1并由一个I2C-bus相连）间的接口。通过这个I2C模块，连接在这个两线制总线上的外部组件能够发送高达8位数据到MCU，或者从MCU接收高达8位数据。I2C包含一个用于减少中断处理开销的4级接收和发送FIFO。
这是CAN外设的增强型版本。它支持32个邮箱、消息时间戳、并与CAN2.0B兼容。
多通道缓冲串行端口(McBSP)连接到E1/T1线路、语音质量编解码器以实现最新应用或者高质量立体声音频DAC器件。McBSP接收和发送寄存器由DMA支持以大大减少处理这个外设所用的开销。如果需要，每一个McBSP模块可被配置为一个SPI。
符合USB2.0规范的USB外设可被用作一个高速(12Mbps)器件控制器或者一个全速/低速
(12Mbps/1.5Mbps)的主机控制器。此控制器支持总数为6个的用户可配置端点-除了用于端点0的专用控制端点外，所有端点可通过DMA访问。所有发送或者接收到的数据包被缓冲在4KB专用端点内存之中。USB外设支持所有四种传输类型：控制、中断、批量、和等时。由于USB外设的复杂性和相关协议的开销，一个带有应用示例的完全软件库与ControlSUITE?一起提供。
SCI：IC2：
eCAN：McBSP：
USB：
Copyright?2010–2012,TexasInstrumentsIncorporated器件纵览39
SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062
TMS320F28069,TMS320F28068,TMS320F28067,TMS320F28066TMS320F28065,TMS320F28064,TMS320F28063,TMS320F28062
ZHCS009C–NOVEMBER2010–REVISEDMAY2012
www.ti.com
2.6寄存器映射
此器件包含四个外设寄存器空间。这些空间分类如下：
外设帧0：外设帧1：外设帧2：外设帧3：
这些是直接映射到CPU内存总线的外设。请参阅Table2-8。这些是映射到32位外设总线的外设。请参阅Table2-9。这些是映射到16位外设总线的外设。请参阅Table2-10。McBSP寄存器被映射到这个帧。请参阅Table2-11。
Table2-8.外设帧0寄存器(1)
名称
地址范围0x000880-0x0009840x000985-0x0009870x000A80-0x000ADF0x000AE0-0x000AEF0x000B00-0x000B0F0x000C00-0x000C3F0x000CE0-0x000CFF0x000D00-0x000DFF0x001000-0x0011FF0x001400-0x00147F0x001480-0x0014FF0x001500-0x00157F
大小(x16)26139616166432256512128128128
受保护的EALLOW(2)
支持支持支持支持否否否否支持支持不适用不适用
器件仿真寄存器系统功率控制寄存器闪存寄存器(3)代码安全模块寄存器ADC寄存器（0等待只读）
CPU-定时器0/1/2寄存器PIE寄存器PIE矢量表DMA寄存器CLA寄存器
CLA到CPU消息RAM（CPU写入被忽略）CPU到CLA消息RAM（CLA写入被忽略）(1)(2)(3)
在帧0中的寄存器支持16位和32位访问。
如果寄存器是EALLOW受保护的，那么在EALLOW指令被执行前写入不能被执行。EDIS指令禁用写入以防止杂散代码或指针破坏寄存器内容。
闪存寄存器也受到代码安全模块(CSM)的保护。
40器件纵览Copyright?2010–2012,TexasInstrumentsIncorporated
SubmitDocumentationFeedback
ProductFolderLink(s):TMS320F28069TMS320F28068TMS320F28067TMS320F28066TMS320F28065
TMS320F28064TMS320F28063TMS320F28062