沈阳航空航天大学课程设计报告
图 1.2 Xilinx foundation f3.1设计平台
图 1.3 COP2000计算机组成原理集成调试软件
-4-
沈阳航空航天大学课程设计报告
第2章 详细设计方案
2.1 顶层方案图的设计与实现
顶层方案图实现阵列除法器的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。
2.1.1创建顶层图形设计文件
顶层设计采用了原理图设计输入方式，图形文件主要由可控加法／减法(CAS)单元构成， 由32个CAS模块组装而成的一个完整的设计实体。可利用Xilinx foundation f3.1 ECS模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。
图2.1 不恢复余数的无符号数阵列除法器的顶层设计图形文件结构
图2.1所示的阵列除法器的顶层文件结构是由一个阵列除法器通过Xilinx foundation f3.1封装后构成,其中X1X2X3X4X5X6 X7X8为被除数，Y1Y2Y3 Y4为除数，P为加减控制端（1为减法，0为加法），C1C2C3C4为商，S1S2S3S4S5S6S7S8为余数。其电路原理如图2.2所示。
-5-
沈阳航空航天大学课程设计报告
图2.2 阵列除法器电路图
2.1.2器件的选择与引脚锁定
（1）器件的选择
由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xilinx XCV200可编程逻辑芯片。
（2）引脚锁定
把顶层图形文件中的输入/输出信号安排到Xilinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xilinx XCV200芯片引脚对应关系如表2.1所示。
-6-
沈阳航空航天大学课程设计报告 表2.1 信号和芯片引脚对应关系
图形文件中的输入/输出信号 X1 X2 X3 X4 X5 X6 X7 X8 Y1 Y2 Y3 Y4 C1 C2 C3 C4 S1 S2 S3 S4 S5 S6 S7 S8 P XCV200芯片引脚信号 P033 P034 P035 P036 P038 P039 P040 P041 P056 P055 P054 P053 P147 P152 P178 P184 P078 P093 P099 P107 P108 P109 P124 P125 P063 2.1.3编译、综合、适配
利用Xilinx foundation f3.1的原理图编辑器对顶层图形文件进行编译，并最终生成网络表文件，利用设计实现工具经综合、优化、适配，生成可供时序仿真的文件和器件下载编程文件。
2.2 功能模块的设计与实现
阵列除法器的底层设计包括32个可控加法／减法(CAS)模块，设计时这个模可控加法／减法(CAS)模块由2个或门、3个异或门和4个与门逻辑组合成电路实现。
可控加法／减法(CAS)模块逻辑图如图2.3所示。
-7-
沈阳航空航天大学课程设计报告
图2.3 可控加法／减法(CAS)单元逻辑图
为了在为能在图形编辑器（原理图设计输入方式）中调用可控加法／减法(CAS) 芯片需要把它封装，可利用Xilinx foundation f3.1编译器中的如下步骤实现：Tools=>Symbol Wizard=>下一步。XIN、YIN、PIN、CIN 为4个输入信号，YOUT、POUT、COUT、SOUT为4个输出信号。其元件图形符号如图2.4所示。
图2.4 控制器元件图形符号
对创建的控制器模块进行功能仿真，验证其功能的正确性，可用Xilinx
Foundation f3.1编译器CAS模块实现。按照表2.2的输入信号进行仿真，仿真结果如图2.5所示：
-8-