主要是检查V/I数据表，即[Pullup]、[Pulldown]、[POWER Clamp]和[GND Clamp]数据表，Ramp数据表，以及V/t数据表中数据的合理性。
[Pullup]和[POWER Clamp]中的电压值Vtable是相对于电源的，即Vtable＝VDD-VOutput；而[Pulldown]和[GND Clamp]中的电压值Vtable是相对于地的，即Vtable＝VOutput。表中电流Itable的方向，规定流入器件的方向为正，流出为负。
通常，V/I数据要求单调，具体办法有三中：一是在模型文件中直接检查数据；二是借助CADENCE的SPECCTRAQuest通过观察V/I曲线来实现；三是利用SPECCTRAQuest转化.ibs文件为.dml文件时，阅读转化信息的message文件，该文件的”warning”会指出非单调点。在初步的模型检查中，大多采用第一种方法，若发现有异常的数据，则一般根据物理规律加以修改，或去掉。V/I数据的非单调点一般不会影响.dml文件的成功转化和仿真，但是在仿真时模型不收敛或稳态电压值不正常时，才需要认真地检查和推敲非单调点。
V/t数据表可以使仿真时上升和下降波形更加准确，其出现应该成对[5]，即[Rising Waveform]和[Falling Waveform]在文件中成对出现。一般应特别注意它的时间起点是否从0开始，否则进行.dml转化时会出错。V/t数据也会影响稳态电压值的。
V/t数据表在文件中可以删掉，不过作为描述上升沿和下降沿特性的Ramp数据表是必须有的。V/t数据表更准确些。 4.5.4 模型格式的转化
CADENCE仿真用的IBIS模型是CADENCE专用的.dml文件格式，因此需要将标准
的.ibs文件转化为.dml文件，具体办法可以采用如下步骤：进入SPECCTRAQuest环境→点击按钮LIB，进入signal analysis library browser窗口→点击按钮Ttranslate→点击按钮ibis2signoise，进入文件选择窗口→选择要转化的.ibs文件→选择保存.dml文件的目录和文件名→点击按钮ok。转化结束后，SPECCTRAQues还会提供一个message文件，说明该IBIS模型中的一些问题。Error是一定需要修改的，而warning中的大部分是可忽略的，但有些是需要修改的。在仿真过程中发现模型有问题时，可仔细分析warning，从中可得到很多帮助。
4.5.5模型收敛性的验证和稳态电压值的检查
模型收敛性的验证需要利用该模型进行仿真，具体的仿真步骤可以参考CADENCE的
help文件。
在仿真时，经常会出现不收敛的情况，原因有很多，这时应该首先根据提示，打开工程
下的tlsim文件，查看是在DC阶段还是transient阶段出的错，如在DC阶段，可检查V/I数据表中各组数据以及V/t数据有无异常，该有的直流偏置有没有加；如在transient阶段，还可尝试通过修改仿真的分辨率、匹配电阻的大小、传输线的长度等来解决。
稳态电压值的检查也需要进行仿真。一般在typical时，稳态电压值应为接近VDDtyp，fast
时接近VDdmax，slow时接近VDdmin。 稳态电压值偏离正常值一般是V/I数据表中各组数据以及V/t数据的异常造成的。这时需要针对message文件提供的warning信息，逐个检查，
修改和去掉异常数据。有时删掉部分或全部V/t数据可以立竿见影地解决上述问题，不过代价是仿真波形的精确性受影响。正常的V-T曲线举列：我们看到上升和下降曲线，在一段时间后，电压会收敛在一个值附近。
下面是一个不收敛的模型举例：
另一方面是模型中的数据问题，由于V/I 和 V/T 曲线的非单调性或者数据的错误，造成仿真器不收敛，不同的仿真器对非单调性的允许程度不同。在分析过程中若出现仿真器不收敛，应该检查模型的V/I 和 V/T 曲线的非单调性，在无法获得更好的模型的情况下，可以采用屏蔽数据错误或非单调的曲线部分的方法，以得到参考的仿真结果。
例如，我们曾对MPC860的时钟网络进行信号完整性分析时就遇到不收敛问题。网络的电路示意如下：
图11：MPC860的时钟网络示意图
MPC860的时钟通过一个串阻驱动两片SDRAM KM416S4030和一片FPGA FLEX10K30E。 完成PCB布线后，该网络的拓扑如图12。在做分析时仿真器报告如图13的不收敛错误。
分析MPC860时钟860CLK 的模型，发现该模型的上升沿和下降沿的V/T 曲线存在严重的非单调性和数据错误。上升沿和下降沿的V/T曲线分别见图14、图15。
图12：MPC860的时钟网络拓扑
图13：不收敛错误报告
图14：原860CLK的上升沿V/T曲线
图15： 原860CLK 下降沿V/T曲线
从图14、图15显而易见原860CLK的上升沿和下降沿V/T曲线存在问题。 由于无法获得更准确的模型。我们采取将上升沿和下降沿V/T曲线屏蔽掉的措施。得到50MHZ时钟的仿真结果如图16。
图16：仿真结果
使用TEK TDS3032 300M 2.5GS/S 示波器在实际在PCB板上测得的波形读入仿真的SigWave 中的效果见图17。
将仿真波形与实测的波形叠加比较效果见图18。由图可见，定性的来说，仿真波形与实测波形比较接近，仿真结果具有参考价值。两种结果存在一些偏差， 造成偏差的原因可能来自三个方面： 一是，模型本身的准确度不够，模型的上升沿和下降沿V/T曲线被屏蔽掉，影响仿真结果。 二是，示波器的带宽不够，存在测量误差。三是，示波器的探头阻抗失配，造成测量误差。
图17：实测的波形读入仿真的SigWave 中的效果