图：1-7 2）添加连线到器件的管脚上：
把鼠标移到元件引脚附近，则鼠标光标自动由箭头变为十字，按住鼠标右键拖动，即可画出连线。3-8译码器原理图如图1-8所示。
图：1-8
3）标记输入/输出端口属性
分别双击输入端口的“PIN-NAME”，当变成黑色时，即可输入标记符并回车确认；输出端口标记方法类似。本译码器的三输入断分别标记为：A、B、C；其八输出端分别为：D0、D1、D2、D3、D4、D5、D6、d7。如下图2-5所示。
图：1-9
4）保存原理图
单击保存按钮图标，对于新建文件，出现类似文件管理器的图框，请选择保存路径、文件名称保存原理图，原理图的扩展名为.gdf，本实验中取名为test1.gdf。
4）点击File\\Project\\set project to current file设置此项目为当前文件,如下图1-10所示。注意，此操作在你打开几个原有项目文件时尤为重要，否则容易出错。
图：1-10
此时在软件窗口的顶层有路径指示，见下图1-11
图：1-11
至此，完成了一个电路的原理图设计输入的整个过程。 （二） 电路的编译与适配
1、
选择芯片型号
选择当前项目文件欲设计实现的实际芯片进行编译适配，点击Assign\\Device菜单选择芯片，如下图1-12对话窗所示。如果此时不选择适配芯片的话，该软件将自动把所有适合本电路的芯片一一进行编译适配，这将耗费你许多时间。该例程中我们选用CPLD芯片来实现，如用7000S系列的EPM7128SLC84-6芯片；同样也可以用FPGA芯片来实现，你只需在下面的对话窗口中指出具体的芯片型号即可。
图：1-12
注意：EPM7128SLC84-15和EPF10K1084-4不是快速芯片，要将提示窗“Show Only Faster Speed Grades”前面的“√”去掉。
2、编译适配
启动MAX+plus II \\ Compiler菜单，或点击主菜单下的快捷键
，打开
编译窗口。按Start开始编译，并显示编译结果，生成下载文件。如果编译时选择的芯片是CPLD，则生成 * ?pof文件；如果是FPGA芯片的话，则生成* ?sof文件，以备硬件下载编程时调用。同时生成 * ?rpt报告文件，可详细查看编译结果。如有错误待修改后再进行编译适配，如下图1-13所示。注意，此时在主菜单栏里的 Processing菜单下有许多编译时的选项，视实际情况选择设置。
图：1-13
如果说你设计的电路顺利地通过了编译，在电路不复杂的情况下，就可以对芯片进行编程下载，直到设计的硬件实现，至此你已经完成了一个EDA的设计与实现的整个过程。如果你的电路有足够的复杂，那么其仿真就显得非常必要。 （三）电路仿真与时序分析
MaxplusII教学版软件支持电路的功能仿真（或称前仿真）和时序分析（或称后仿真）。众所周知，开发人员在进行电路设计时，非常希望有比较先进的高
效的仿真工具出现，这将为你的设计过程节约很多时间和成本。由于EDA工具的出现，和它所提供的强大的（在线）仿真功能迅速地得到了电子工程设计人员的青睐，这也是当今EDA（CPLD/FPGA）技术非常火暴的原因之一。下面就MaxplusII软件的仿真功能的基本应用在本实验中作一初步介绍，在以后的实验例程中将不在一一介绍。
首先我们介绍功能仿真，即前仿真。 （一）、编译选择
a. 选择 MAX+plus II \\ Compiler菜单，进入编译功能。 b. 此时主菜单已改变如下图
1-14。点击主菜单
“Processing”,“Functional SNF Extractor”，如下图1-14。
图1-14
c.此时编译窗口改变如下图1-15。这时下一步做的仿真是功能仿真。
图1-15
二）添加仿真激励信号波形
1、启动ＭaxplusII\\Ｗavefrom editor菜单，进入波形编辑窗口，如下图。