数只能为1的整数倍）并按OK确认。经上述操作我们已为A输入端添加完激励信号，点击全屏显示如下图1-23所示。
图：1-23
10、根据电路要求编辑另外两路输入端口的激励信号波形，在本实验中，3－8译码器的A、B、C三路信号的频率分别为1、2、4倍关系，其译码输出顺序就符合我们的观察习惯。按上述方法为B、C两路端口添加波形后单击左边全屏显示图标“
”，三路激励信号的编辑结果为下图1-24所示。
图：1-24
11、保存激励信号编辑结果：使用File\\Save或关闭当前波形编辑窗口时均出现下图1-25对话筐，注意此时的文件名称不要随意改动，单击OK按钮保存激励信号波形。
图：1-25 三）电路仿真
1、打开MaxplusII\\Simulator菜单，或点击主菜单下的快捷键仿真对话窗口，如下图1-26所示。
，弹出
图：1-26
2、确定仿真时间，End Time 为“1”的整数倍。注意：如果在添加激励信号的时未设置结束时间的话，此时在仿真窗口中就不能修改End Time参数。在该例程中，我们使用的是默认时间，单击Start开始仿真，如有出错报告，请查找原因，一般是激励信号添加有误。本电路仿真结果报告中无错误、无警告，如下图1-27所示。
图：1-27
3、观察电路仿真结果，请单击激励输出波形文件
示。
图标,如下图1-28所
图：1-28
上图可见，我们所设计的3-8译码器顺利地通过了仿真，设计完全正确。至此功能仿真结束。
五、实验报告要求
1． 整理实验结果，填写实验报告。 2． 小结实验心得体会。 3． 回答思考题
3-8译码器作用是什么？原理图实现方式的流程是什么？
实验二 用图形的设计方法设计一个触发器时序电路
一、实验目的
1、掌握触发器功能的测试方法。
2、掌握基本RS触发器的组成及工作原理。
3、掌握集成JK触发器和D触发器的逻辑功能及触发方式。 4、掌握几种主要触发器之间相互转换的方法。
二、实验器材
1、台式计算机 1台
2、可编程逻辑逻辑器件实验软件1套 3、下载电缆一套 4、示波器一台
三、实验说明
1、台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。
2、可编程逻辑逻辑器件实验软件向原理图的设计提供平台，并将调试好的原理图下载到可编程逻辑逻辑器件中。
3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。
4、示波器用于观察可编程逻辑逻辑器件执行程序时输出信号的变化
四、实验内容和步骤
1、将基本RS触发器，同步RS触发器，集成J-K触发器，D触发器同时集成一个EPLD芯片中模拟其功能，并研究其相互转化的方法。