实验的具体实现要连线测试。实验原理如图2-1：
图2-1
电路中各个触发器的仿真波形图如下：
图2-2 RS触发器仿真波形图
图2-3 RS锁存器仿真波形图
图2-4 JK触发器仿真波形图
图33-5 D触发器仿真波形图
2、输入信号Sd、Rd对应的管脚接按键开关,CLK接时钟源（频率在1Hz左右）；输入信号J，K，D，R，S对应的管脚分别接拨码开关；输出信号QRS，NQRS，QRSC，NQRSC，QJK，NQJK，QD，NQD对应管脚分别接LED灯。
五、实验报告要求
1． 整理实验结果，填写实验报告。 2． 小结实验心得体会。 3． 回答思考题 点？
RS、JK、D触发器区别和联系是什么？如何在原理图模式中设置仿真节
实验三 用图形法和VHDL语言设计一个全加器
一、实验目的
1、 通过实验复习可编程逻辑器件开发软件的图形设计操作流程； 2、 掌握全加器的功能和设计方法；
3、掌握用图形的设计方法设计组合逻辑电路——全加器。
二、实验器材
1、台式计算机 1台
2、可编程逻辑逻辑器件实验软件1套 3、下载电缆一套 4、示波器一台
三、实验说明
1、台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。
2、可编程逻辑逻辑器件实验软件向原理图的设计提供平台，并将调试好的程序下载到可编程逻辑逻辑器件中。
3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。
4、示波器用于观察可编程逻辑逻辑器件执行程序时输出信号的变化
四、实验内容和步骤
1、一位全加器有三个输入、两个输出，见图3-1。
（被加数）Ai （被加数）Bi （进位入）Ci-1
（全加和）Si
全加器 （进位出）Ci
图3-1 一位全加器示意图
图中的“进位入”Ci-1指的是低位的进位输出，“进位出”Ci即是本位的进位输出。一位全加器的真值表见表3-1。
表3-1：
输入 Ci-1 0 0 0 0 1 1 1 1
Bi 0 0 1 1 0 0 1 1 Ai 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 输出 Ci 0 0 0 1 0 1 1 1 根据表3-1便可写出逻辑函数表达式：
Si?Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1?Ai?Bi?Ci?1 Ci?Ai?Bi?Ai?Ci?1?Bi?Ci?1
全加功能的硬件实现方法有多种，例如：可以把全加和看作是Ai与Bi的半加和Hi与进位输入Ci-1的半加和来实现。
2、将设计好的逻辑功能转为硬件描述语言的描写。 3、将设计好的硬件描述语言进行仿真。 4、将程序下载到CPLD中，验证结果是否正确。 五、实验报告要求
1、 整理实验结果，填写实验报告。 2、 小结实验心得体会。 3、 回答思考题
什么叫全加器？它的作用是什么？
实验四 利用可编程逻辑器件进行ROM的设计
一、实验目的
1、掌握ROM存储器的功能和设计方法
2、掌握用VHDL语言的设计方法设计ROM存储器 3、进一步强化VHDL语言的应用能力
二、实验器材
1、台式计算机 1台
2、可编程逻辑逻辑器件实验软件1套 3、下载电缆一套 4、示波器一台
三、实验说明
1、台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。
2、可编程逻辑逻辑器件实验软件向原理图的设计提供平台，并将调试好的程序下载到可编程逻辑逻辑器件中。
3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。
4、示波器用于观察可编程逻辑逻辑器件执行程序时输出信号的变化
四、实验内容和步骤
1、在设计ROM时，根据ROM的大小，我们可以采用不同的方法进行设计，比如4×8、8×8或16×8的ROM可以采用数组描述或WHEN-ELSE。然而数组描述ROM在面积上是最有效的，在用数组描述时，常把数组常量描述的ROM放在