6.3触发器
组合逻辑电路的输出状态只取决于当时的输入状态，而时序逻辑电路有两个互补输出端，其输出状态不仅取决于当时的输入状态，还与电路的原来状态有关，这说明时序逻辑电路具有记忆功能。
在数字电路中，既有能够进行逻辑运算和算术运算的组合逻辑电路，也需要具有记忆功能的时序逻辑电路。组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器。
触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1态； 在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。
6.3.1触发器的基本特性和作用 1、基本特性
①有两个稳定状态(简称稳态)，正好用来表示逻辑0和1。
②在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。
2、触发器的作用
触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。
3、触发器的类型
触发器按其稳定工作状态可分为双稳态触发器、单稳态触发器和无稳态触发器（多谐振荡器）等。如无特殊说明，平常所指的触发器就是双稳态触发器。
双稳态触发器按其逻辑功能可分为：RS触发器、D触发器、JK触发器、T触发器、T＇触发器等；
按其结构可分为：基本触发器、同步触发器、主从触发器、边沿触发器和维持阻塞型触发器等。
6.3.2 RS触发器 1、基本RS触发器
1
信号输出端，Q =0、Q?1的状态称0状态，Q=1、Q?0的状态称1状态，信号输入端，低电平有效。
SD RD (a) 电路组成 (b) 逻辑符号 & & Q Q Q Q SD RD 图6-3-1基本RS触发器及逻辑符号
工作原理：
①RD?0、SD?1。由于RD?0，不论Q为0还是1，都有Q?1；再由SD?1、Q?1可得Q?0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。由于是在RD端加输入信号（负脉冲）将触发器置0，所以把RD端称为触发器的置0端或复位端。
②RD?1、SD?0。由于SD?0，不论Q为0还是1，都有Q?1；再由RD?1、Q?1可得Q?0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。由于是在SD端加输入信号（负脉冲）将触发器置1，所以把SD端称为触发器的置1端或置位端。
③RD?1、SD?1。根据与非门的逻辑功能不难推知，当RD?1、SD?1时，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。
④RD?0、SD?0。这种情况下两个与非门的输出端Q和Q全为1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0信号同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。
表6-3-1基本RS触发器的逻辑功能表
RD SD Q 不定 0 1 不变 功能 不允许 置0 置1 保持 0 0 0 1 1 0 1 1 基本RS触发器的特点：
①触发器的次态不仅与输入信号状态有关，而且与触发器原来的状态有关。
2
②电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 ③在外加触发信号有效时，电路可以触发翻转，实现置0或置1。
④在稳定状态下两个输出端的状态Q和Q必须是互补关系，即有约束条件。 2、同步RS触发器
G1 & & G2 SD RD G3 & & G4 S C R (a) 电路构成 (b) 逻辑符号 Q Q SD S C R RD Q Q 图6-3-2同步RS触发器及逻辑符号
基本RS触发器属于异步或无时钟触发器，它的特点是：只要输入信号发生变化，触发器的状态就会立即发生变化。在实际使用中，常常要求系统中的各触发器按一定的时间节拍同时触发翻转，即受时钟脉冲C的控制。
①电路结构与工作原理
图6-3-2 (a)、(b)分别为同步RS触发器的逻辑图和逻辑符号。它是在基本RS触发器前加入了一个由控制门G3、G4构成的导引电路。其中C是时钟脉冲。控制端R、S为信号输入端。RD、SD是直接复位端和直接置位端，它们不受时钟脉冲及G3、G4门的控制，一般在工作之初，首先使触发器处于某一给定状态，在工作过程中RD、SD处于“1”态。
由图6-3-2(a)可知，当C=0，G3、G4门被封锁，输入信号R、S不起作用，G3、G4门输出均为1。又因RD?1、SD?1，输出不变，即Qn+l=Qn，其中Qn表示时钟正脉冲到来之前的状态称为现态，Qn+1表示时钟脉冲到来之后的状态，称为次态。
C=l，G3、G4门打开，输入信号R、S起作用，经与非门G3、G4将RS端的信号传送到基本RS触发器的输入端，触发器触发翻转。由于当R=S=1时，触发器为不定状态，因此在实际使用中应当避免出现这种情况。用类似于基本RS触发器的分析，可得其功能如表6-3-2。 表6-3-2同步RS触发器的逻辑功能表
C 0 1 1 1 1 R S × × 0 0 0 1 1 0 1 1 Qn+1nn 功能 保持 保持 置1 置0 不允许 3
Q Q 1 0 不定 在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。
主要特点：
①时钟电平控制。在C＝1期间接收输入信号，C＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。
②R、S之间有约束。不允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。
例6-3-1设同步RS触发器的现态为0状态，即Q=0、Q=1，输入信号R、S的波形已知，如图6-3-3所示，试画出输出端Q的波形。
解：第1个时钟脉冲C到来时，R=0、S=0，所以触发器保持原来状态Q=0；第2个时钟脉冲C到来时，R=0、S=1，触发器状态翻转为1；第3个时钟脉冲C到来时，R=1、S=0，触发器状态翻转为0；第4个时钟脉冲C到来时，R=1、S=1，触发器被强制为Q=Q=1；第4个时钟脉冲C作用之后，触发器的状态可能为0，也可能为1。如图6-3-3所示。图中虚线表示此时状态不定。
C R S Q 1 2 3 4 图6-3-3同步RS触发器波形图
3、计数式RS触发器
Q Q S C R 图6-3-4计数式RS触发器
设触发器的初始状态为0。根据同步RS触发器的逻辑功能可知，第1个时钟脉冲C到来时，因R=Q=0、S?Q?1，所以触发器状态翻转为1，即R=Q=1、S?Q?0；第2个时钟脉冲C到来时，触发器状态翻转为0，即R=Q=0、S?Q?1。由此可见，每输入一个时钟脉冲C，触发器状态翻转一次，故称为计数式RS触发器，计数式触发器常用来累计时钟脉冲C的个数。
6.3.3 D触发器
4
1、同步D触发器
Q QQ QG1 & & G2G3 & & G4 S 1 RCD(a) D触发器的构成G1 & & G2Q QG3 & & G4SDRC(c) 逻辑符号 D C(b) D触发器的简化电路图6-3-5同步D触发器
C=0时触发器状态保持不变。C=1时，根据同步RS触发器的逻辑功能可知，如果D=0，则R?D?1，S= D=0，触发器置0；如果D=1，则R?D?0，S= D=1，触发器置1。
（C=1期间有效） Qn?1（? D
1 2 3 4 5 C D Q Q 图6-3-6同步D触发器波形图
在数字电路中，凡在C时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。
2、维持阻塞D触发器
D & G5 & G6 & G3 & G4 SD & G 1 & G2 RD C Q Q 图6-3-7维持阻塞D触发器的构成 ①D=0。当C=0时，G3、G4和G6的输出均为1，G5输出为0，触发器的状态不变。当C从0上跳为1，即C=1时，G3、G5和G6的输出不变，G4输出由1变为0，这个负脉冲一方面使基本RS触发器置0，同时反馈到G6的输入端，使在C=1期间不论输入信号D作如何变化，触发器保持0状态不变，即不会发生空翻现象。
②D=1。当C=0时，G3和G4的输出为1，G6的输出为0，G5的输出为1，触发器的状态不变。当C=1时，G3的输出由1变为0，这个负脉冲一方面使基本RS触发器置
5