景德镇陶瓷学院本科生毕业设计（论文）
根据上述原理可以构造一个不变量K为量化相位增量的量化序列：
?(n)?nK n?0,1,2? 公式（2-8） 然后完成从?(n)到另一个序列S(n)的映射,由?(n)构造序列： S(n)?cos2??(n)2?nK（2-9） ?cos?cos(2?fnTc) 公式
MK公式（2-1）是连续信号S(t)经采样频率为fc采样后的离散时间序列,根据采样定理,当
fK1??时,S(n)经过低通滤波器平滑后,可唯一恢复出S(t)。 fcM2 可见,通过上述变换不变量K将唯一的确定一个单频率模拟余弦信号S(t)： S(t)?cos该信号的频率为：
f0?2?Kfct 公式（2-10） MKfc 公式（2—11） M公式（2—2）就是直接数字频率合成（DDS）的方程式,在实际的DDS中,一般取M?2N,于是DDS方程就可以写成：
f0?KfcN 公式（2—12） 2根据公式（2—3）可知,要得到不同的频率只要通过改变K的具体数值就可以了,而且还可以得到DDS的最小频率分辨率（最小频率间隔）为当K?1时的输出频率：
fresfc?N2 公式（2-13）
可见当参考频率fc始终一定是,其分辨率由相位累加器的位数N决定,若取
fc?100MHz,N?32,则fres?0.024Hz,即分辨率可以达到0.024Hz,这也是最
低的合成频率,输出频率的高精度DDS的一大优点。
由奈奎斯特准则可知,允许输出的最高频率fomax?fc,即K?2N?1,但实际2第 10 页 共74页
景德镇陶瓷学院本科生毕业设计（论文）
上在应用中受到低通滤波器的限制,通常fomax?fc,以便于滤波镜像频率,一般： 2 fomax?40%?fc 公式（2-14） 由此可见DDS的工作频率带较宽,可以合成从直流到0.4fc的频率信号,同时它的输出相位连续,频率稳定度高。
2.3 DDS性能特点
DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。
(l)输出颂率相对带宽较宽
输出频率带宽为50ü(理论值)。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的输出频率带宽仍能达到40%关fc。
(2)频率转换时间短
DDS足,个开环系统,无任何反馈环节,这种结构使得DDS的频率转换时间极短。事实上,在DDS的频率控制字改变之后,需经过一个时钟周期之后按照新的相位增量累加,才能实现频率的转换。因此,频率转换的时间等于频率控制字的传输时间,也就是一个时钟周期的时间。时钟频率越高,转换时间越短。DDS频率转换时间可达纳秒数量级,比使用其他的频率合成方法都要短数个数量级。
(3)频率分辨率极高
若时钟fc的频率不变,DDS的频率分辨率就由相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前,大多数DDS的分辨率在1Hz数量级,许多小于lmHz甚至更小。
(4)相位变化连续
改变DDS输出频率,实际上改变的每一个时钟周期的相位增量,相位函数的曲线是连续的,只是在改变频率的瞬间其频率发生了突变,因而保持了信号相位的连续性。
(5)输出波形的灵活性
第 11 页 共74页
景德镇陶瓷学院本科生毕业设计（论文）
只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM,即可以方便灵活地实现调频、调相和调幅功能,产生FSK、PSK、ASK和MSK等信号。另外,只要在DDS的波形存储器存放不同波形数据,就可以实现各种波形输出,如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时,即可得到正交的两路输出。
(6)其他优点
由于DDS中几乎所有部件都属于数字电路,易于集成,功耗低、体积小、重量轻、可靠性高,且易于程控,使用相当灵活,因此性价比高。
2.4 DDS芯片AD9850
2.4.1 AD9850简介
随着数字技术的飞速发展,用数字控制方法从一个参考频率源产生多种频率的技术,即直接数字频率合成(DDS)技术异军突起。美国AD公司推出的高集成度频率合成器AD9850便是采用DDS技术的典型产品之一。AD9850采用先进的CMOS工艺,其功耗在3.3V供电时仅为155mW,扩展工业级温度范围为－40～80℃,采用28脚SSOP表面封装形式。AD9850的引脚排列如图2-4所示,图2-5为其组成框图。中层虚线内是一个完整的可编程DDS系统,外层虚线内包含了AD9850的主要组成部分。 `
D0 D4 D1 D5 D2 D6 D3 LSB MSB D7 DGND DGND DVDD DVDD W_CLK RESET FQ_UD IOUT CLKIN IOUTB AGND AGND AVDD AVDD RSET DACBL QOUTB VINP QOUT VINN
图2-4 AD9850管脚排列图
第 12 页 共74页
景德镇陶瓷学院本科生毕业设计（论文）
管脚功能说明：
CLKIN：参考时钟输入,此时钟输入可以是连续的CMOS序列,也可以是经1/2电源
电压偏置的模拟正弦波输入。
RSET： 是DAC外部电阻RSET连接处,此电阻设置了DAC输出电流的幅值,一般情况
下Iout?10mA, Rset?3.9k? ,Rset与Iout的关系式为Iout?AGND：模拟电路地（模拟电路有DAC和比较器）。 DGND：数字电路地。 DVDD：数字电路电源。 AVDD：模拟电路电源。
W_CLK：控制字输入时钟,在此时钟用来并行或串行输入频率或相位控制字。 FQ_UD：频率更新时钟。在此时钟的上升沿,DDS将刷新已输入到数据输入寄存器
中的频率（或相位）字,使数据输入寄存器归零。
D0～D7：8bits数据输入。这是一个用于重复输入32bits频率和8bits相位/频
率控制字的8bits数据端口,D7是高位,D0是最低位（25脚）,它还是40bits串行数据输入端口。
RESRT：重新设置。这是整片重新设置功能,当此脚置高电平时,它清除（除输入
寄存器）的所有寄存器,DAC的输出在一个追加的时钟T后变成COSO。
IOUT：DAC的模拟电流输出。 IOUTB：DAC的补充模拟电流输出。
DACBL：DAC基准线,这是DAC基准电压参考。 VIN：不转换电平输入,这是比较器的同相输入。 VINN：转换电平输入,这是比较器的反相输入。 QOUT：输出为真,这是比较器的真正输出。 QOUTB：输出补充,这是比较器的补充输出。
32?1.248V。
Rset第 13 页 共74页
景德镇陶瓷学院本科生毕业设计（论文）
图2-5 AD9850组成框图
AD9850内含可编程DDS系统和高速比较器,能实现全数字编程控制的频率合成。可编程DDS系统的核心是相位累加器,它由一个加法器和一个N位相位寄存器组成, N一般为24～32。每来一个外部参考时钟,相位寄存器便以步长M递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息,每一个地址对应正弦波中0o?3600范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号,然后驱动
2NDAC以输出模拟量。相位寄存器每过个外部参考时钟后返回到初始状态一次,
M相应地正弦查询表每经过一个循环也回到初始位置,从而使整个DDS系统输出一
Tc2NMfc个正弦波。输出的正弦波周期To?,频率fout?Nf,Tc、fc分别为外部参
M2考时钟的周期和频率。AD9850采用32位的相位累加器将信号截断成14位输入到正弦查询表,查询表的输出再被截断成10位后输入到DAC, DAC再输出两个互补的电流[8]。DAC满量程输出电流通过一个外接电阻RSET调节,调节关系为：
Iset?32?1.248V 公式（2-2） Rset Rset的典型值是3.9kΩ。将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。其内部结构如图2-6所示。
第 14 页 共74页