景德镇陶瓷学院本科生毕业设计（论文） 相对较多,图3-4是I/O方式并行接口的电路图,AD9850的数据线D0-D7经74HC373锁存器扩展后接至P0口,FQ_UD和W_CLK分别与P3.2和P3.3相连,所有的时序关系均可通过软件控制实现。 U21AQ22AQ13AQ045GND6W_CLK7FQ-UT8CLKIN910111213QOUTB14D3D4AD9850D2D5D1D6D0/LSBD7/MSBDGNDDGNDDVDDDVDDW_CLKRESETFQ-UTIOUTCLKINIOUTBAGNDAGNDAVDDAVDDRSETDACBL(NC)QOUTVINPQOUTBVINNAD9850AVDD接电源3.3V28AQ427AQ526AQ625AQ724GND2322RESET21IOUT输出阶梯正旋波输至LPF2019R2618R2210017501615VINP接LPF输入正旋波R14R13100K100KR153.9KU512NCGNDTX2110470pFVccfout43+5CLKINC33R23100 图3-4 AD9850的接口电路 74HC373说明：373的输出端Q0～Q7可直接与总线相连。 当三态允许控制端OE为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，Q0～Q7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。 当锁存允许端LE为高电平时，Q随数据D而变。当LE为低电平时，Q被锁存在已建立的数据电平。 当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。 引出端符号： D0～D7 数据输入端 OE 三态允许控制端（低电平有效） LE 锁存允许端 Q0～Q7 输出端 由图中电路设计可知,频率调节字由D0～D7端输入,基准频率由CLKIN端输入REST端对地接3.9k电阻,用于设定D/A转换器的满度输出电流IOUT=10mA,REST与IOUT的关系为:Iout?3241.248V Rset5第 25 页 共74页 景德镇陶瓷学院本科生毕业设计（论文）
R26?100?是电流与电压的转换电阻，这里R26不能选太大，否则输出波形将失
真比较大，因此AD9850输出波的电压为100?10mA?1V左右。
D/A转换器的电流输出转换成电压后由低通滤波器滤波,滤波器输出至比较器的输入,最终在QOUT端得到方波。
3.3.4 滤波电路
为了使输出的频率不受外界和一些杂波的干扰,需用一个低通滤波器(LPF)滤除高次谐波。常用的滤波器的频率响应有三种:巴特沃斯型(Butterworth),切比雪夫型 (Chebyshev)和椭圆型 (Cauer)。其中巴特沃斯滤波器通带最平坦,它的通带内没有纹波,在靠近零频处,有最平坦通带,趋向阻带时衰减单调增大,缺点是从通带到阻带的过渡带最宽,对于带外干扰信号的衰减作用最弱,过渡带不够陡峭,因此它适用于对通带要求较高,而去除的频率离通带较远的情况;切比雪夫滤波器在通带内衰减在零值和一个上限值之间做等起伏变化,阻带内衰减单调增大,带内有起伏,但过渡带比较陡峭;椭圆滤波器不仅通带内有起伏,阻带内也有起伏,而且过渡带陡峭。比较起来,椭圆滤波器性能更好,本设计中采用的是椭圆滤波器。
椭圆滤波器的幅度函数为： H?j???21 公式（3-1） 221??Rn???
式中咨为纹波参数,有理函数Rn???为:
??12??2?22??2...?k2??2Rn? 公式（3-2） 2221??1?21??2?2...1??k?2????????????当n为偶数时,k?n。 2在DDS波形合成技术中,滤波器设计首先主要考虑滤波器的幅频特性、电路的输入输出阻抗匹配、截止频率等,根据设计参数确定具体曲线和归一化的元件值,再根据实际去归一化得到实际的元件值。其中滤波器的归一化是指将所有电抗元件都除上一个频率标度系数,就可把一个己知频率响应标定到不同的频率范围。本文设计的椭圆滤波器的主要指标如下:
第 26 页 共74页
景德镇陶瓷学院本科生毕业设计（论文） 在DDS波形合成技术中,滤波器的设计首先主要考虑滤波的幅频特性,电路的输入、输出阻抗匹配,截止频率等,根据设计参数确定具体曲线和归一化的元件值,再根据实际去归一化得到实际的元件值。其中滤波器的归一化是指将所有电抗元件都除上一个频率标度系数(FSF),就可把一个已知频率响应标定到不同频率范围。以一个函数发生器为例,它采用AD9850芯片为DDS核心,输出最高频率为125MHz,本设计采用32.768MHz输出电阻为匹配电阻即100Ω,要求滤波器有平坦的幅频特性和快速的衰减率,本文设计的椭圆滤波器的主要指标如下： （1）3dB截止频率为1MHz,电阻R1,R2为100Ω； （2）在1.2MHz?fs?处最小衰减为70 dB； （3）通带波纹小于0.25dB。 椭圆滤波器的电路拓扑图如图3-5,根据电路拓扑图给出椭圆滤波器设计的具体步骤。 L120.64uHC25AD9850输入阶梯波++L215.12uHC27L313.08uHC29+L416.32uHC31IOUT输出正旋波至AD9850+C32++C24R241002.004nF0.164nF+C260.998nF+C282.772nF2.160nF1.332nF+C302.252nF0.565nFR251.644nF100 图3-5 椭圆滤波器拓扑 1)计算陡度系数As?fs1.2??1.2； 公式（3-3） fc1?22)计算反射系数??? ?25%； 公式（3-4）2?1??? 3)根据陡度系数As、最小衰减Amin和反射系数?；参考椭圆函数滤波器阶数曲线得到,我们设计滤波器的阶数为9阶； 4)编号查归一化的电容和电感值,如表3-1。 5)用Z?100?和频率标度系数FSF?2?fc?对滤波器去归一化，其中fc为1MHz。根据去归一化的原则： 第 27 页 共74页 景德镇陶瓷学院本科生毕业设计（论文）
L'??L?Z? C'?FSFC 公式（3-5）
?FSF?Z?得到去归一化后的元件值如表3-1。
表3-1元件值 元件值 C1/pF C2/pF C3/pF C4/pF C5/pF C6/pF C7/pF 归一化 1.261 0.103 1.746 0.627 1.357 0.840 1.476 去归一化 元件值 C8/pF C9/pF L1/μH L2/μH L3/μH L4/μH 归一化 0.385 1.036 1.296 0.9521 0.8239 0.028 去归一化 2004 164.4 2772 998.4 2160 1332 2352 565.2 1644 20.64 15.12 13.08 16.32 从以上数据，理论上分析可知，1M以上频率的波形衰减70dB，相当于约1/3000左右，这使得波形失真远远小于1%，达到设计要求。不仅如此，AD9850有32MHz的晶振，采样数据的频率达到32MHz，拿输出最大频率1MHz的波形作为失真分析，滤波之前波形失真都就已达1/32，与后面的70dB相乘更是满足设计要求。以下是proteus软件仿真结果，由于proteus里面的虚拟示波器功能有限，并且由公式公式（3-5）可知截至频率于各电容、电感成线性关系，所以10kHz的截至滤320kHz为例来模拟1MHz滤32MHz，并且把1MHz滤32MHz的各电容、电阻参数都增大100倍。图3-6（a）是用proteus中的九阶椭圆滤波器仿真电路，图（b）是仿真波形结果： R5(1)L12.064mHL21.512mHL31.308mHL41.632mHABCDC8C9C10C1116.4nF99.8nF133.2nF56.5nFR5100C3200.4nFC4277.2nFC5216nFC6225.2nFC7164.4nFR6100（a） proteus中的九阶椭圆滤波器仿真电路
第 28 页 共74页
景德镇陶瓷学院本科生毕业设计（论文）
（b） 仿真波形结果 图3-6 失真仿真
从上图可看出，输入波形为1V方波，输出为波最大值约为1mV，说明滤波衰减远大于60dB,也就是说滤波远大于1/1000，加上AD9850本身失真都小于32%，所以两者相乘远远小于1%的波形失真度。又由于本设计的波形失真大部分是来自滤波和AD9850本身，所以本设计的波形失真远远小于1%，满足设计要求。
3.4 采样保持与A/D转换电路
3.4.1采样保持电路
低通滤波以后输出的正弦信号是模拟信号,要通过LED显示该正弦信号的瞬时电压值必须先将该模拟信号转换为数字信号,即要通过A/D转换。A/D转换需要一定时间,在转换过程中,如果送给A/D转换器的模拟量发生变化,则不能保证精度。为此,在A/D转换器前加入采样保持电路,如图3-7所示。
第 29 页 共74页