本科生期末试卷 一
一． 选择题 (每小题1分，共10分)
1．计算机系统中的存贮器系统是指______。 A RAM存贮器 B ROM存贮器 C 主存贮器
D 主存贮器和外存贮器
2．某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。
A +（1 – 2-32） B +（1 – 2-31） C 2-32 D 2-31 3．算术 / 逻辑运算单元74181ALU可完成______。 A 16种算术运算功能 B 16种逻辑运算功能
C 16种算术运算功能和16种逻辑运算功能 D 4位乘法运算和除法运算功能 4．存储单元是指______。
A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合；
5．相联存贮器是按______进行寻址的存贮器。
A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 6．变址寻址方式中，操作数的有效地址等于______。 A 基值寄存器内容加上形式地址（位移量） B 堆栈指示器内容加上形式地址（位移量） C 变址寄存器内容加上形式地址（位移量） D 程序记数器内容加上形式地址（位移量） 7．以下叙述中正确描述的句子是：______。
A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作 8．计算机使用总线结构的主要优点是便于实现积木化，同时______。 A 减少了信息传输量 B 提高了信息传输的速度 C 减少了信息传输线的条数 D 加重了CPU的工作量
9．带有处理器的设备一般称为______设备。
A 智能化 B 交互式 C 远程通信 D 过程控制
10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数 据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每
1
秒______次中断请求。
A．N / （NX + Y） B. N / （X + Y）N C .min[1 / X ,1 / Y] D. max[1 / X ,1 / Y]
二． 填空题（每小题3分，共24分）
1．存储A.______并按B.______顺序执行，这是C.______型计算机的工作原理。
2．移码表示法主要用于表示A.______数的阶码E，以利于比较两个B.______的大小和 C.______操作。
3．闪速存储器能提供高性能、低功耗、高可靠性及A.______能力，为现有的B.______体 系结构带来巨大变化，因此作为C.______用于便携式电脑中。
4．寻址方式按操作数的A.______位置不同，多使用B.______和C.______型,前者比后者执 行速度快。
5．微程序设计技术是利用A.______方法设计B.______的一门技术。具有规整性、可维护 性、C .______等一系列优点。 6．衡量总线性能的重要指标是A.______，它定义为总线本身所能达到的最高B.______。PCI 总线的带宽可达C.______。
7．显示适配器作为CRT和CPU的接口，由A. ______存储器，B. ______控制器，C. ______ 三部分组成。
8．DMA技术的出现使得A. ______可通过B. ______直接访问C. ______。
三． 应用题
1. （11分）设机器字长32位，定点表示，尾数31位，数符1位，问： （1）定点原码整数表示时，最大正数是多少？最大负数是多少？ （2）定点原码小数表示时，最大正数是多少？最大负数是多少？
2. （11分）设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数据总线宽度为64位，总线周期τ = 50ns .问顺序存储器和交叉存储器的带宽各是多少？
3. （11分）指令格式如下所示，OP为操作码字段，试分析指令格式特点。
31 26 22 18 17 16 15 0 OP ———— 源寄存器 变址寄存器 偏移量
4. （11分）已知某机采用微程序控制方式，其存储器容量为512×48（位），微程序在整
个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示： 微命令字段 判别测试字段 下地址字段 ←操作控制→ ←—————— 顺序控制 ————————→
（1） 微指令中的三个字段分别应多少位？
（2） 画出对应这种微指令格式的微程序控制器逻辑框图。 5． （11分）画出PCI总线结构图，说明三种桥的功能。
6． （11分）某机用于生产过程中的温度数据采集，每个采集器含有8位数据缓冲寄存器
一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图B1.1所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接
2
口，允许采用两种方式访问：
（1） 定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。
（2） 中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能
判别是哪一个采集器请求，是温度过低或过高。 请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两 种方式下的工作原理。
图B1.1
本科生期末试卷 二
一． 选择题（每小题1分，共10分）
1
六七十年代，在美国的______州，出现了一个地名叫硅谷。该地主要工业是______它也是______的发源地。
A 马萨诸塞 ，硅矿产地，通用计算机 B 加利福尼亚，微电子工业，通用计算机
C加利福尼亚，硅生产基地，小型计算机和微处理机 D加利福尼亚，微电子工业，微处理机
若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。 A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数
C 数符与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字相同为规格化数
定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是______。
A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1） C -（215 + 1）~ +215 D -215 ~ +215 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。 A 64，16 B 16，64 C 64，8 D 16，6 。
交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。 A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 用某个寄存器中操作数的寻址方式称为______寻址。
A 直接 B 间接 C 寄存器直接 D 寄存器间接 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU______。
A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力 C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力
3
2
3
4 5
6 7
8
描述PCI总线中基本概念不正确的句子是______。 A HOST 总线不仅连接主存，还可以连接多个CPU B PCI 总线体系中有三种桥，它们都是PCI 设备
C 从桥连接实现的PCI总线结构不允许许多条总线并行工作 D 桥的作用可使所有的存取都按CPU 的需要出现在总线上 9 计算机的外围设备是指______。
A 输入/输出设备 B 外存储器
C 远程通信设备 D 除了CPU 和内存以外的其它设备 10 中断向量地址是：______。
A 子程序入口地址 B 中断服务例行程序入口地址 C中断服务例行程序入口地址的指示器 D 中断返回地址 二. 填空题
（每题3分，共24分）
1 为了运算器的A. _____，采用了B. _____进位，C. _____乘除法流水线等并行措施。 2 相联存储器不按地址而是按A. ______访问的存储器，在cache中用来存放B. ______，在虚拟存储器中用来存放C. ______。
3 一个较完善的指令系统应包含A. ______类指令，B. ______类指令，C. ______类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。 4 硬布线器的设计方法是：先画出A. ______流程图，再利用B. ______写出综合逻辑表达式，然后用C. ______等器件实现。
5 当代流行的标准总线内部结构包含A. ______总线，B. ______总线，C. ______总线， 公用总线。
6 磁表面存储器主要技术指标有A.______，B. ______，C. ______，数据传输率。 7 DMA 控制器按其A. ______结构，分为B. ______型和C. ______型两种。
+（135）8 的值为A. ______。 8 {（26）16∪（63）16}○
三 .应用题
1. （11分）求证： [ X · Y ]补=[X]补 ? （-Y0 +
?i?1n Yi ? 2-i ）
2. （11分）某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64
条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。
3. （11分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮
器中，其中容量为8个存贮单元。问：
（1） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？ （2） 当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？ （3） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？
4
图B2.1
4. （11分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器（高
电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，
图B2.2
其读写控制如下表所示： 读控制 R0 RA0 RA1 选择 5