电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，其读写控制如下表所示：
读控制
R0 1 1 1 1 0 RA0 0 0 1 1 x RA1 0 1 0 1 x 选择 R0 R1 R2 R3 不读出 写控制 W 1 1 1 1 0 WA0 0 0 1 1 x WA1 0 1 0 1 x 选择 R0 R1 R2 R3 不写入 要求：（1）设计微指令格式。
（2）画出ADD，SUB两条微指令程序流程图（不编码）。 5．（11分）CPU响应中断应具备哪些条件？画出中断处理过程流程图。 6．（11分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次
数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求： 1．ache 命中率H，
2．Cache/主存系统的访问效率e， 3．平均访问时间Ta。
本科生期末试卷十四
一、 选择题（每小题1分，共10分）
1． 某寄存器中的值有时是地址，因此只有计算机的______才能识别它。
A.译码器 B.判别程序 C.指令 D.时序信号 2． 若[X]补=11010011，则X的十进制数真值是______。
A.71 B.48 C.65 D.63
3． 按其数据流的传送过程和控制节拍来看，陈列乘法器可认为是______。
A.全串行运算的乘法器 B.全并行运算的乘法器 C.串-并行运算的乘法器 D.并-串行运算的乘法器 4． 存贮单元是指______。
A.存放一个二进制信息位的存贮元 B.存放一个机器字的所有存贮元集合 C.存放一个字节的所有存贮元集合 D.存放两个字节的所有存贮元集合 5． 相联存贮器是按______进行寻址的存贮器。
A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定与堆栈 6． 寄存器间接寻址方式中，操作数处在______。
31
A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈 7． 下面描述的RISC机器基本概念中不正确的句子是______。
A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU C.RISC机器有复杂的指令系统 D.CPU配置很少的通用寄存器 8． 描述当代流行总线结构中基本概念不正确的句子是______。
A.当代流行总线的结构不是标准总线
B.当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C.系统中只允许有一个这样的CPU模块
9． CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量是
______。
A.512KB B.1MB C.256KB D.2MB
10． 一台计算机对n个数据源进行分时采集，送入主存，然后分时处理。采集数据时，
最好的方案是使用______。
A.堆栈缓冲区 B.一个指针的缓冲区
C.两个指针的单缓冲区 D.几个指针的几个缓冲区
二、 填空题（每小题3分，共24分）
1． 计算机系统中的存储器分为A______和B______。在CPU执行程序时，必须将指
令存放在C______中。
2． 为了实现运算器的A______，采用了B______进位、C______乘除法等并行技术。 3． 闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B_____
_体系结构带来巨大变化，因此作为C______用于便携式电脑中。
4． 栈是一种特殊的A______寻址方式，它采用B______原理。按结构不同分为C_____
_堆栈和存储器堆栈。
5． 硬联线控制器的设计方法是：先设计A______流程图，再利用B______写出综合
逻辑表达式，然后用C______等器件实现。
6． 单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总
线称为A______；中、低速I/O设备之间相互连接的总线称为B______；同一台计算机系统内的高速功能部件之间相互连接的总线称为C______。
7． CPU中，保存当前正在执行的指令的寄存器为A______，保存当前正在执行的指令
的地址的寄存器为B______，保存CPU访存地址的寄存器为C______。 8． DMA技术的出现，使得A______可以通过B______直接访问C______。
三、应用题
1. （11分）设有两个浮点数N1=2×S1，N2=2×S2，其中阶码2位，阶符1位，尾数4位，
数符1位。设
j1=(-10)2 S1=(+0.1001)2 j2=(+10)2 S2=(+0.1011)2
求N1×N2，写出运算步骤及结果，积的尾数占4位，要规格化结果，根据原码阵列 乘法器的计算步骤求尾数之积。
2. （11分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次
数为200次，已知cache存取周期为50ns，主存为250ns，求cache / 主存系统的效率和平均访问时间。
j1
j2
32
3. （11分）指令格式结构如下，试分析指令格式及寻址方式特点。 15 10 7 4 3 0 OP － 源寄存器 变址寄存器 位移量（16位） 4. （11分）已知MOV，ADD，COM，ADT四条指令微程序流图B14.1，已知P（1）
图B14。1 的条件是指令寄存器OP字段，即IR0，IR1，P（2）的条件码是进位寄存器CJ，请设计画出微程序控制器地址转移逻辑图。
5. （11分）某机器的中断系统采用一级链路排队，优先级别由设备距CPU的物理位置决
定（远低近高），如图B14.2所示，DVC0是扫描仪，DVC1是打印机??如在某一时刻，扫描仪和打印机均产生一个事件，试问IRQ上的请求是谁发的？为什么？这一结论总是成立吗?
图14.2
6. （11分）已知某磁盘存储器转速为2400转/分，每个记录面道数为200道，平均查找
时间为60ms，每道存储容量为96Kbit，求磁盘的存取时间与数据传播率。
33
本科生期末试卷十五
一、 选择题（每小题1分，共10分）
1． 下列数中最大的数为______。
A.（10010101）2 B.（227）8 C.（96）8 D.（143）5
2． IEEE754标准规定的32位浮点数中，符号位为1位，阶码为8位，则它所能表示
的最大规格化正数为______。
A．+（2 – 223）×2+127 B．+（1 – 223）×2+127 C．+（2 – 223）×2+255 D．2+127 + 227
3． 四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。
A.行波进位 B.组内先行进位，组间先行进位
C.组内先行进位，组间行波进位 D.组内行波进位，组间先行进位
4． 某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。
A.0-1M B.0-4MB C.0-4M D.0-1MB
5． 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传
输率最高的是______。
A.DRAM B.SRAM C.闪速存储器 D.EPROM 6． 位操作类指令的功能是______。
A.对CPU内部通用寄存器或主存某一单元任一位进行状态检测（0或1） B.对CPU内部通用寄存器或主存某一单元任一位进行状态强置（0或1） C.对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置 D.进行移位操作
7． 操作控制器的功能是______。
A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码
D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令
8． 采用串行接口进行七位ASCⅡ码传送，带有一位奇偶校验位为1位起始位和1位
停止位，当波特率为9600波特时，字符传送速率为______。 A.960 B.873 C.1371 D.480
9． 3.5英寸软盘记录方式采用____________。
A.单石双密度 B.双石双密度 C.双面高密度 D.双石单密度 10．通道对CPU的请求形式是______。
A.自陷 B.中断 C.通道命令 D.跳转指令
二、 填空题（每小题3分，共24分）
1． {（26）16∨（63）16}⊕（135）8的值是A______。
2． Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采
用的一项重要的硬件技术。现发展为C______体系。
34
3． 一个较完善的指令系统应包含A______类指令，B______类指令，C______类指令，
程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。 4． 并行处理技术已经成为计算机发展的主流。它可贯穿于信息加工的各个步骤和阶段
概括起来，主要有三种形式：A______并行；B______并行；C______并行。 5． 为了解决多个A______同时竞争总线，B______必须具有C______部件。
6． 磁表面存储器主要技术指标有：A______，B______，C______和数据传输速率。 7． DMA控制器按其A______结构，分为B______型和C______型两种。 8． 主存与cache的地址映射有A______，B______，C______三种方式。
三、应用题
1. （11分）设[X]补=01111，[Y]补=11101，用带求补器的补码阵列乘法器求出乘积
X·Y=？并用十进制数乘法验证。
2. （11分）指令格式如下所示。OP为操作码字段，试分析指令格式特点。
31 26 22 18 17 16 15 0 OP —— 源寄存器 变址寄存器 偏移量
3. （11分）如图B15.1（A）是某SRAM的写入时序图，其中R/W是读写命令控制线，
当R/W线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中写入时序的错误，并画出正确的写入时序图。 图B15.1
4. （11分）如图B15.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行
几重？并分析图中的中断过程。
35