C 提高外存贮器的存取速度 ； D 扩大外存贮器的存贮空间 ； 6．算术右移指令执行的操作是______。
A 符号位填0，并顺次右移1位，最低位移至进位标志位 ； B 符号位不变，并顺次右移1位，最低位移至进位标志位 ；
C 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 ； D 符号位填1，并顺次右移1位，最低位移至进位标志位 ； 7．微程序控制器中，机器指令与微指令的关系是______。 A 每一条机器指令由一条微指令来执行 ；
B 每一条机器指令由一段用微指令编成的微程序来解释执行 ； C 一段机器指令组成的程序可由一条微指令来执行 ； D 一条微指令由若干条机器指令组成 ；
8．同步传输之所以比异步传输具有较高的传输频率是因为同步传输______。 A 不需要应答信号 ； B 总线长度较短 ；
C 用一个公共时钟信号进行同步 ； D 各部件存取时间较为接近 ；
9．美国视频电子标准协会定义了一个VGA扩展集，将显示方式标准化，这称为著名的______显示模式。
A AVGA B SVGA C VESA EGA 10.CPU响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器PC内容，而不是由软件完成，主要是为了_______。
A 能进入中断处理程序，并能正确返回源程序 ； B 节省主存空间 ； C 提高处理机速度 ；
D 易于编制中断处理程序 ；
二． 填空题（每小题3分，共24分）
1． 多媒体CPU是带有A.______技术的处理器。它是一种B._______技术，特别适合于 C.______处理。
2．总线定时是总线系统的核心问题之一。为了同步主方、从方的操作，必须制订A.______。 通常采用B.______定时和C.______定时两种方式。
3．通道与CPU分时使用A.______，实现了B.______内部数据处理和C.______并行工作。 4．74181是采用先行进位方式的4位并行加法器，74182是实现A.______进位的进位逻辑。 若某计算机系统字长为64位，每四位构成一个小组，每四个小组构成一个大组，为实 现小组内并行、大组内并行，大组间串行进位方式，共需要B.______片74181和C.______ 片74182。
5．动态半导体存贮器的刷新一般有A.______、B.______和C.______三种方式。
6．存贮器堆栈中，需要一个A.______，它是B.______CPU中的一个专用寄存器，指定的 C.______就是堆栈的D.______。
7．2000年超级计算机最高运算速度达到A.______次。我国的B.______号计算机的运算速 度达到 3840亿次，使我国成为C.______之后，第三个拥有高速计算机的国家。
8．一个定点数由A.______和B.______两部分组成。根据小数点位置不同，定点数有纯小 数和C.______两种表示方法。
21
三. 应用题
1. (11分）已知：x= 0.1011，y = - 0.0101，求 ：[
[
111x]补，[ x]补，[ - x ]补，[y]补，2421y]补，[ - y ]补 。 42. （11分）用16K × 1位的DRAM芯片构成64K × 8位的存贮器。要求： （1）画出该寄存起组成的逻辑框图。
（2）设存贮器读 / 写周期均为0.5μs，CPU在1μs内至少要访存一次。试问采用哪种刷
新方式比较合理？两次刷新的最大时间间隔是多少？对全部存贮单元刷新一遍，所需实际刷新时间是多少？
3. （11分）指令格式如下所示，OP为操作码字段，试分析指令格式的特点。 15 10 7 4 3 0 OP 源寄存器 基值寄存器
位移量（ 16 位）
4. （11分）CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个状态条件寄存器，
各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明图中四个寄存器的名称。
（2） 简述指令从主存取到控制器的数据通路。
（3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。
图B9.1
5. （11分）试推导磁盘存贮器读写一块信息所需总时间的公式。
6. （11分）如图B9.2所示的系统中断机构是采用多级优先中断结构，设备A连接于最高
优先级，设备B次之，设备C又次之。要求CPU在执行完当前指令时转而对中断请求进行服务，现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的服务程序所需的执行时间，TS、TR为保存现场和恢复现场所需时间。
22
试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令指令执行完毕。
图B9.2
本科生期末试卷 十
一． 选择题（每小题1分，共10分）。
1．我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于______年完成。
A 1946， 1958 B 1950， 1968 C 1958，1961 D 1959， 1965
2．定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围______。 A - 215 — +（215 – 1） B -（215 – 1）— +（215 – 1） C -（215 + 1）— +215 D -215 — +215 3．定点计算器用来进行_______。 A 十进制数加法运算 ； B 定点数运算 ； C 浮点数运算 ；
D 既进行定点数运算也进行浮点数运算；
4．某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为______。 A 8， 512 B 512， 8 C 18， 8 D 19， 8 5．双端口存储器所以能高速进行读 / 写，是因为采用______。
A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件 6．二地址指令中，操作数的物理位置可安排在______。
A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个寄存器 D 两个寄存器 7．在某CPU中，设立了一条等待（WAIT）信号线，CPU在存储器周期中T的φ的下降沿采样WAIT线，请在下面的叙述中选出正确描述的句子：______。
A 如WAIT线为高电平，则在T2周期后不进入T3周期，而插入一个TW周期 ； B TW周期结束后，不管WAIT线状态如何，一定转入了T3周期 ；
C TW周期结束后，只要WAIT线为低，则继续插入一个TW周期，直到WAIT线变高， 才转入T3周期 ；
D 有了WAIT线，就可使CPU与任何速度的存贮器相连接，保证CPU与存贮器连接 时的时序配合；
8．描述Future bus+总线中基本概念不正确的句子是______。
23
A Future bus+ 总线是一个高性能的同步总线标准 ； B 基本上是一个异步数据定时协议 ；
C 它是一个与结构、处理器、技术有关的开发标准 ；
D 数据线的规模在32位、64位、128位、256位中动态可变 ；
9．CD—ROM光盘是______型光盘，可用做计算机的______存储器和数字化多媒体设备。 A 重写， 内 B 只读， 外 C 一次， 外 D 多次， 内
10．在单级中断系统中，CPU一旦响应中断，则立即关闭______标志，以防本次中断服 务结束前同级的其他中断源产生另一次中断进行干扰。
A 中断允许 B 中断请求 C 中断屏蔽 D 中断保护
二． 填空题(每小题3分，共24分)
1．对存储器的要求是A.______，B.______，C.______。为了解决这方面的矛盾，计算机采用多级存储体系结构。
2．指令系统是表征一台计算机A.______的重要因素，它的B.______和C.______不仅直接影响到机器的硬件结构而且也影响到系统软件。
3．CPU中至少有如下六类寄存器A.______寄存器，B.______计数器，C.______寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。
4．当代流行的标准总线追求与A.______、B.______、C.______无关的开发标准。
5．VESA标准是一个可扩展的标准，它除兼容传统的A.______等显示方式外，还支持B.______ 象素光栅，每像素点C.______颜色深度。
6．中断处理要求有中断A.______，中断B.______产生，中断C.______等硬件支持。 7．存储A.______，并按B.______顺序执行，这是C.______型计算机的工作原理。 8．若[ x1 ]补 = 11001100， [x2 ]原
= 1.0110 ，则数x1 和x2的十进制数真值分别是
A.______和B.______。
三． （11分） 如图B10.1所示，某SRAM的写入时序图，其中R / W 是读写命令控制线，
当R / W 线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出
图中写入时序的错误，并画出正确的写入时序图。
图 B 10.1
四.（11分）由S，E，M三个域组成的一个32位二进制字所表示的非零规格化浮点数x，
其值表示为 ：
x = （ -1 ）S ×（ 1.M ）× 2E – 128
24
问：其所表示的规格化的最大正数、 最小正数、 最大负数、 最小负数是多少？
五.（11分）某计算机的数据通路如图B10.2所示，其中M—主存， MBR—主存数据寄存
器， MAR—主存地址寄存器， R0-R3—通用寄存器， IR—指令寄存器， PC—程序计数器（具有自增能力）， C、D--暂存器， ALU—算术逻辑单元（此处做加法器看待）， 移位器—左移、右移、直通传送。所有双向箭头表示信息可以双向传送。 请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加1）。
图 B 10.2
六.（11分）如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,
试画出时序产生器逻辑图。
七.（11分）已知cache / 主存系统效率为85% ，平均访问时间为60ns，cache 比主存快
4倍，求主存储器周期是多少？cache命中率是多少？
八.（11分）某I / O系统有四个设备：磁盘（传输速率为500000位/ 秒），磁带（200000
位/秒）， 打印机（2000位/秒）， CRT（1000位/秒），试用中断方式，DMA方式组织此I / O系统。（画出包括CPU部分总线控制在内的I / O方式示意图，并略作文字说明）。
本科生期末试卷十一
一．选择题（每小题1分，共10分）
1．目前大多数集成电路生产中，所采用的基本材料为______。
A.单晶硅 B.非晶硅 C.锑化钼 D.硫化镉
2. 用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是______。
-（16+1）-16
A.0≤│N│≤1-2 B.0≤│N│≤1-2
-（16-1）
C.0≤│N│≤1-2 D.0≤│N│≤1
3. 运算器虽有许多部件组成，但核心部件是______。
A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器
25