第三章 运算跨导放大器的设计与实现 17
通常被认为是最合适的数值[22]。 3.单位增益带宽
单位增益带宽(Unity Gain Bandwidth)是反映运放高频性能的一个很重要的性能参数。运放的开环增益随着工作频率的增加开始下降，当运放的增益下降为1(即0dB)时，所对应的工作频率称为运放的单位增益带宽。由于运放的开环增益下降会导致反馈系统的误差升高，因而单位增益带宽越高的运放，其高频性能越好。 4.输出摆幅
输出摆幅也是运放设计中的一个比较重要的参数。通常使用运放的多数系统都要求运放有大的输出电压摆幅，从而能够适应范围较大的信号值，在这种情况下，输出摆幅较大的全差分结构就不失为一种理想的选择。 5.线性
开环运放有很大的非线性，例如MOS晶体管的漏电流ID与输入电压之间呈现一种非线性关系，电路的非线性特性可以看成是斜率以及小信号增益随输入电平的变化。对于输入端一个给定增量的变化，在输出端产生依赖于输入端直流电平的不同的增量变化。非线性问题可以通过两种办法解决：采用全差动实现方式以抑制偶次项谐波；提供足够高的开环增益使闭环反馈系统达到所要求的线性
[1]
。
6.噪声与失调
运放的输入噪声和失调确定了能被合理处理的最小信号电平，在常用的运放电路中，许多器件由于必须用大的尺寸或大的偏置电流，所以都会引起噪声和失调。 7.电源抑制
运放常常在混合信号系统中使用，并且有时连接到有噪声的数字电源线上，
18 高带宽高增益衬底驱动跨导运算放大器
因此，在有电源噪声时，尤其是在噪声频率增加时，运放的性能是非常重要的，所以一般全差分运放更受欢迎。 8.转换速率
转换速率（SR）定义为在给定的时间内输出电压的最大变化，转换速率是运算放大器的大信号特性，表现了系统对大输入信号的处理能力，由运放所能提供的电流对主要电容的充放电时间决定。 9.静态功耗
超低电压设计的一个主要目的就是为了实现低功耗，静态功耗这一参数决定了电路在空载时的功耗，它等于电源电压与运放各个支路上静态电流和的乘积。因此，超低压、超低功耗集成电路越来越受到人们的重视。
如今，在设计运算放大器的过程中，从一开始就要考虑每个参数之间的制约关系并且对这些参数之间的制约关系要折衷考虑。模拟集成电路设计八边形法则如图3.3所示[1]。
输入/输出 阻抗 功耗 噪声 线性 增益 电源电压 速率
图3.3 模拟电路设计的八边形法则
电压摆幅 3.3全差分运放的几种基本结构
第三章 运算跨导放大器的设计与实现 19
3.31 套筒式共源共栅运放
VDDM7XM5M6M8VDDVb3M7M8Vb2M5VoutM6VbVoutM3M1M4M2Vb1M3M1M4M2VinISSVinISS
（a） （b）
图3.4套筒式共源共栅运放
图3.4（a）和（b）分别表示了单端输出和差动输出的电路，M1、M2为N型差分输入对管，M3、M4为输入的折叠共源共栅管，M5~M8形成共源共栅有源负载。双端输出时，根据图3.4（b），得出其等效输出电阻为：
这些电路的增益，其数量级为：
运放主极点为：
（3-2）
（3-1）
次主极点为：
（3-3）
其中CL1为M3或M4的源极节点寄生电容。
（3-4）
20 高带宽高增益衬底驱动跨导运算放大器
由此就可以得出此运放结构的增益带宽积为：
（3-5）
套筒式运放的输出摆幅被相对减小了，在图3.4（b）的全差动电路中，其输出摆幅为：
（3-6）
这里的VODj表示Mj的过驱动电压，VCSS为电流源两端的电压。
该电路结构的优点是：频率特性好，因为它的次主极点为gm3/CL1，其值较大，从而带宽更宽、速度更快；在所有结构中功耗最低，因为这种结构只有两条电流支路。缺点：共模输入范围及输出摆幅太小，不适于低压工作。 3.32 折叠式共源共栅运放
套筒式共源共栅运放的缺点是较小的输出摆幅和很难使输出与输入短路，为
了减小这些不利因素可以采用一种“折叠式共源共栅运放”运放，图3.5给出了折叠式共源共栅运放的一种结构。M1、M2是输入驱动管，M3、M4形成折叠共源共栅管，M5、M6为电流源，M7~M10为有源负载。
M1Vin图3.5 以共源共栅PMOS为负载的折叠共源共栅运放
VGswVDDM9M10Vb3ISSM7M8Vb2M2VoutVb1M3M4XYVb4M5M6
第三章 运算跨导放大器的设计与实现 21
如果适当选取Vb1和Vb2，输出摆幅的低端为： 高端为：
（3-8）
（3-7）
因此，运放每一边的两峰值之间的摆幅等于:
对比之后可以发现折叠式的输出摆幅比套筒式的更大。
运放的主极点为：
非主极点为：
其中，CL1为M3的源极节点寄生电容，CL2为M7的源极节点寄生电容。又因为电路有一个近似ωp3的零点，则ωp3的作用就会被抵消了。
而图3.5给出的折叠式共源共栅运放的低频小信号增益为
其中输出电阻为：
对于相类似的器件尺寸和偏置电流，PMOS输入差动对管比NMOS输入差动对管表现出较低的跨导。而且rO1与rO5并联，特别是由于M5流过了输入器件和
共源共栅支路的两股电流减小了输出阻抗，所以式（3-12）的增益是类似的套筒式共源共栅运放的增益的1/3到1/2倍。
折叠式共源共栅运放的优点主要有：频率特性和套筒式共源共栅的相近，这是因为它的次主极点和套筒式的共源共栅的相近；折叠式共源共栅的输出摆幅比套筒式共源共栅的更大。缺点：有四条电流支路，功耗大于套筒结构。 3.33 两级运放结构
VOVDD
（3-9）
（3-10）
（3-11）
（3-12）
（3-13）