基于FPGA的高速IIR数字滤波器设计与实现 - 图文(2)

2019-02-20 22:46

图目录

图目录

图1.1数字滤波器的理想幅频特性????????????????

图1.2 IIR滤波器的直接型实现结构???????????????. 图1.3 IIR滤波器的级联型实现结构???????????????. 图1-4 IIR滤波器的并联型实现结构???????????????.

5

6 8 .

8

.1 5 1 5

图1.5有限字长乘法器的噪声模型???????????????? 图1-6数字滤波器的乘积量化模型????????????????

图2.1 MATLAB的FDA Tool工作界面?????????????????25 图2.2 不同类型的带通IIR幅频特性MATLAB仿真???????????26 图2.3 14阶椭圆带通IIR滤波器的相频特性??????????????.27 图2-4 14阶椭圆带通IIR滤波器的群时延特性?????????????.28 图2.5 14阶IIR数字滤波器的零极点分布图??????????????..29 图2.6 14阶IIR数字滤波器的零极点细化分布图????????????.30 图2.7 输入信号量化的仿真模型???????????????????。32 图2-8 Stratix系列FPGA内部乘法操作(18x18.bit模式)?????????.34 图2.9 IIR数字滤波器的MATLAB仿真模型??????????????.34 图2.10 IIR数字滤波器频响的MATLAB仿真结果????????????36 图2.“ 并行实现的fIR数字滤波器(简化图)??????????????..4l 图2.12 并行数据输入的IIR数字滤波器????????????????43 图2.13 14阶并联型IIR数字滤波器的内部结构?????????????43 图2.14 Stratix系列FPGA的乘法块及加法块结构图???????????45 图2.15 乘加截位的不同结构?????????????????????46 图2.16 并联型高阶IIR结构层次图??????????????????46

图3-1 IIR数字滤波器实现平台硬件结构????????????????49 图3-2 JTAG仿真,下载器连接示意图?????????????????..53 图3.3 FP(讽与CPLD的JTAG链连接图????????????????53

VI

图目录

图3-4 Programmer工具自动检测JTAG链上设备型号??????????.54 图3.5

SignaaTap II中的JTAG链扫描工具???????????????..54 图3-6 改进的IIR实现结构??????????????????????56 图3.7 14阶并联结构IIR数字滤波器的冲激响应????????????.59 图3罐 FPGA的JTAG编程接口引脚分布????????????????6l 图3-9

IIR数字滤波器的MATLAB测试模型??????????????.62 图3.10

SignalTap II逻辑分析模块嵌入FPOA的原理??????????..63 图3.11

输入不同单频及噪声时的SignalTap II波形????????????66 图3.12 输入带外单频(f=-I.421MHz)信号频谱与IIR输出信号频谱比较???.68 图3.13 输入带外单频(仁1.621MHz)信号频谱与IIR输出信号频谱比较???.69 图3.14 输入带内单频(f=-I.491MHz)信号频谱与IIR输出信号频谱比较???.70 图3.15 输入带内单频(f=-I.521MHz)信号频谱与IIR输出信号频谱比较???.7l 图3.16 输入带内单频(f=-I.561MHz)信号频谱与IIR输出信号频谱比较???.72 图3.17 输入白噪声信号频谱与IIR输出频谱比较????????????74

附图1 Altera公司FPGA开发软件Quartus lI(Ver 6.1)界面????????。82 附图2 Xilinx公司FPGA开发软件ISE(Ver7.1i)界面???????????82 附图3 Synplify Pro(VerB.11软件用户界面????????????????83 附图4 FPGA硬件平台实物图????????????????????..83 附图5 IIR实现的测试平台??????????????????????84 附图6

Filter Solution软件界面(Ver 8.1)?????????????????84

VⅡ

表目录

表目录

表1-1

Verilog HDL不同层次的描述方式????????????????19

表3.1 EPl$40与XC2V4000的参数比较????????????????51 表3.2 14阶并联型IIR数字滤波器的系数???????????????.58 表3.3 FPGA资源占用及性能列表???????????????????59

VUl


基于FPGA的高速IIR数字滤波器设计与实现 - 图文(2).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:知名企业人力资源年度规划

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: