基于FPGA的高速IIR数字滤波器设计与实现 - 图文(3)

2019-02-20 22:46

缩略字表

缩略字表

ADC(Analog-to—Digital Converter)

ADI(Analog Device Ine.1

APF(All

Pass Filter) BPF(Band Pass Filter) BSF(Band Stop Filter)

CAD(Computer Aided Design) CPLD(Complex Programmable Logic Device) DAC(Digital—to—Analog ConveneO DF(Digital Filter)

DSP①igital Signal Processing/Processor)

ECP(Effective Critical Path) FFT(Fast Fourier Transform) FIR(Finite Inpulse Response) FPGA(Field Programmable Gate Array)

FSF(Frequency Sampling Filter)

HPF(High Pass Filter) IF(Interpolating Filter) IIR(Infinite Inpulse Response) liT(Impulse-lnvariant Transformation) ISP(In·System Programmable) JTAG(Joint Test Action Group) LC(Limit Cycle)

LPF(Low

Pass Filter) MSPS(Mega

/Mitlion Samples Per Second)

PCB(Printed Circuit Board)

PLL(Phase·Locked Loop) PSD(Power Spectrum Density)

模拟一数字转换器 美国模拟器件公司

全通滤波器 带通滤波器 带阻滤波器 计算机辅助设计 复杂可编程逻辑器件数字一模拟转换器 数字滤波器 数字信号处理(器)

有效关键路径 快速傅立叶变换 有限冲激响应 现场可编程门阵列 频率采样滤波器 商通滤波器 内插滤波器

无限冲激响应 单位冲激不变变换 在系统可编程 联合测试行动小组 极限环 低通滤波器 每秒百万次采样 印制电路板 锁相环 功率谱密度

缩略字表

RAM fRandomAccess Memory)

Number RNS(Residue Systeml

SNR fS/N,Signal—to—Noise Ratio)

随机访问存储器 余数系统 信噪比 片上系统 可编程单芯片系统 静态随机存储器 测试访问端口

SoC(System.on—Chipl

SOPC(System on Programmable Chip)

SRAM(Static RAM) TAP(TestAccess Port)

HDL rVerilog Hardware Description Language)Verilog硬件描述语言 Verilog

X

独创性声明

本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地 方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明

确的说明并表示谢意。

签名.里渔

日期.二加7年∥月f/日

关于论文使用授权的说明

本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁 盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。

(保密的学位论文在解密后应遵守此规定)

始盟翩躲每玄亟日期:夕巾‘月I

J El


基于FPGA的高速IIR数字滤波器设计与实现 - 图文(3).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:知名企业人力资源年度规划

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: