17.1 17.2 17.3 17.4 17.5 17.6 17.7 17.8 17.9
加接保护地（机壳地）结构 ..................................................................................... 24 使用降低EMI的电容 ............................................................................................... 24 高频信号加屏蔽 ......................................................................................................... 24 相邻层信号的走线方向应该正交 ............................................................................. 24 高速线上不能有残留的短线 ..................................................................................... 25 高速线不能构成环路 ................................................................................................. 25 分支（stub）长度规则 ............................................................................................. 25 尽可能减小回路面积 ................................................................................................. 26 带状线结构注意上下参考地屏蔽的位置 ................................................................. 26
17.10 不同电源平面不要有重叠部分 ................................................................................. 26
附录1 表格索引
表3-1 几种高频制板材料及其使用范围....................................................................................... 2 表4-1 不同信号线对应的单位长度延迟时间及特性阻抗值 ....................................................... 2 表4-2 几种材料1ns时延允许的最大线长度 ............................................................................... 4 表5-1 不同材料，微带LVDS差分阻抗与尺寸的关系（S=15mil，t=1.4mil(1盎司)） .......... 6 表5-2 不同材料，带状线LVDS差分阻抗与尺寸的关系（S=15mil，t=1.4mil(1盎司)） ...... 6 表5-3 两种不同材料对应的差分线对两信号间的长度差要求 ................................................. 7 表5-4 BLVDS差分阻抗与尺寸的关系（FR4材料，?r?4.5，t=1.4mil(1盎司)） .................... 7 表6-1 电容的类型及其主要应用 .................................................................................................. 8 附录2 图片索引
图2-1 方波信号时间参数及频谱分布 .......................................................................................... 1 图5-1 LVDS点到点电路结构 ........................................................................................................ 5 图 5-2 LVDS接受端的端接方式 ................................................................................................... 5 图5-3（a） 微带线LVDS结构示意图 ......................................................................................... 5 图5-3(b) 边缘耦合LVDS结构示意图 .......................................................................................... 6 图5-4 BLVDS多点结构 .................................................................................................................. 7 图6-1 数字电源/地平面与数字电源/地平面的分割 .................................................................... 9 图6-2 模拟地与数字地之间的跨接线由于地返回路径 ............................................................. 10 图 7-1 源端匹配电阻 ................................................................................................................... 10 图 7-2-1简单并联终端 ................................................................................................................. 11 图 7-2-2有源并行终端 ................................................................................................................. 11 图 7-2-3戴维南并联终端（上拉/下拉并联终端） .................................................................... 11 图 7-2-4串联RC并联终端 .......................................................................................................... 11 图7-2-5上拉电阻/串联RC并联终端 .......................................................................................... 12 图7-2-6肖特基二极管终端 .......................................................................................................... 12 图8-1 根据速度快慢分区 ............................................................................................................ 13 图8-2 根据功能块分区 ................................................................................................................ 13 图8-3 使用隔离器件 .................................................................................................................... 14 图8-4 信号的跨接使隔离槽失效 ................................................................................................ 15 图8-5 保留桥的隔离槽 ................................................................................................................ 15 图8-6 数字地与模拟地分割 ........................................................................................................ 16
版本：1 封页 5
图9-1 时钟电路部分局部地平面的使用..................................................................................... 17 图9-2 时钟电路部分的数模混合器件局部地的处理 ................................................................. 17 图9-3 时钟电路器件布局及接地一般准则................................................................................. 18 图9-4 时钟线星形分配方式 ........................................................................................................ 18 图9-5 二级时钟缓冲构成的树形时钟分配网络 ......................................................................... 19 图9-6 时钟分配方式A ................................................................................................................ 19 图9-7 时钟分配方式B ................................................................................................................. 19 图9-8 时钟线与其它线及电源/地平面的位置关系.................................................................... 20 图9-9 加屏蔽地线进行隔离 ........................................................................................................ 20 图10-1 高速电路中走线转弯的几种方式................................................................................... 21 图10-2 线宽必须保持一致 .......................................................................................................... 21 图11-1（a）空心电容 ................................................................................................................... 21 图11-1（b）L形电路 ................................................................................................................... 22 图11-1（c）?形电路..................................................................................................................... 22 图11-1（d）T形电路 ................................................................................................................... 22 图11-2（a） 磁珠应用于单线 ..................................................................................................... 22 图11-2（b）铁氧体夹用于扁平电缆 ........................................................................................... 22 图17-1 高频信号屏蔽 .................................................................................................................. 24 图17-2 相邻两层信号线的走向 .................................................................................................. 25 图 17-3 高速线上避免残留的短线 ............................................................................................. 25 图17-4 避免高速线构成环路 ......................................................................................................... 25 图17-5 分支长度长度规则 ............................................................................................................. 25 图17-6 避免出现长分支的连接方法 .......................................................................................... 25 图17-7 走线实现小回路面积 ...................................................................................................... 26 图17-8 带状线地参考的敷设 ...................................................................................................... 26 图17-9 不同电源平面的相对摆放位置 ...................................................................................... 26
版本：1 封页 6
1 引言
1.1 编写目的
为规范IP产品部的高速电路的基本设计规则，从而尽可能减少因高速设计不合理而出现的硬件问题，同时便于整个设计工作的管理和问题的查找及解决。 1.2 发行范围
研发中心IP产品部 1.3 使用范围
本高速电路设计指导中包含的规则都是针对一般性情况，如果一些具体器件有特殊要求，以相应的芯片厂家给出的应用参考设计为准。 1.4 名词解释
Chasis ground 保护地；机壳地 2 高速电路的基本概念
高速设计中的高速是一个相对概念，而不仅仅是以工作的时钟频率来进行划分。 如果所设计系统的工作环境使得其中器件的交流特性对系统性能有较大影响时，这个系统就应该作为高速电路来考虑。 2.1 信号的上升时间与带宽的关系
dB T 0 3 tr td 0.5/T 0.5/tr或 0.5/td 频率 (a) 信号波形 （b）信号频谱
图2-1 方波信号时间参数及频谱分布
其中：tr——上升时间
td——下降时间 T——信号脉宽
从信号频谱图上可以看到：频率0.5/T对应信号的3dB带宽，而信号能量大部分集中在0.5/tr或0.5/td（称为转折频率）频段范围内。频率大于0.5/tr或0.5/td时，信号强度迅速减少。 2.2 高速电路判定的基本原则
基于2.1中得出的信号的上升时间与带宽的关系，可以得到高频电路判定的原则为： 在信号的转折频率点0.5/tr或0.5/td处，如果器件的寄生效应(如寄生电感、电容等)和（或）连接线的交流特性不能再忽略不计时（即连接线必须作为传输线来处理时），电路应该作为高速电路处理。如寄生串联电感，其阻抗为ZL=2?fL，当f增加，ZL也增大。判定时，可以通过信号的上升时间或下降时间计算出转折频率作为f，计算ZL。如果ZL达到一定值，即与器件的输入电阻或输出电阻相比不能再忽略不及时，就应该考虑寄生串联电感带来的分压、串扰等高速问题了。其它，如引脚电容则会使信号的上升时间增大、信号线的等效阻抗降低、造成阻抗补匹配而导致信号反射等。至于信号线作为传输线处理的判定条件将在第4节中给出。
3 适合高速电路的板材
高速电路由于其特殊性，与低速电路相比，对制作的板材也有一定要求。目前国内已有
版本：1 第 1 页 共 26页
的可用在高速电路方面的材料有：FR4、Rogers4000系列和HITACH的MCL-LX-67（基材）?GXA-67N（固材）。下表中列出了几种适合制作高速电路板的材料及其应用范围的比较（这些材料昆山沪士均可以提供）。
表3-1 几种高频制板材料及其使用范围 材料名 类型及型号 描述 相对介电常数（?r） 适用的频率范围 适合一般PCB板的要求，损耗较大，花费比较便宜 Nelco N4000-6 4.3 <2.5GHz(5Gbps) 改良型的FR4，这两Nelco N4000-7 种材料做出的板耐高温冲压，适合做背板，花费比较便宜 Nelco N4000-13 3.8~3.9 <5GHz(10Gbps) 具有较小的适合相对介电常数，更高速的电路板，适合高速背板，花费适中 Rogers 3.6 RO4350(基材) <10GHz（20Gbps），损耗小，适合制作高RO4003（固材） RF范围 速电路板，花费较高为FR4的2倍 Hitachi MCL-LX-67（基材） 3.44 <10GHz（20Gbps） 损耗小，花费高，而GXA-67N（固材） RF范围 且加工12层以上的板目前国内有一定技术问题 表4-1 不同信号线对应的单位长度延迟时间及特性阻抗值 连接线 特性阻抗（?） D延迟时间（ps/in） 适用范围 d2>d1 同轴线 60d285? rln() d2 d1 FR4 普通FR4 (1GHz时测量) 4.3 <2.5GHz(5Gbps) ?rd1介质 双绞线 介质 120?rln(2sd) 85?r s>d d s 微带线 WtH 871oz(不含镀铜部分）?r?1.41ln(5.98H0.8W?tt/H<<1 850.475??0.67 r) 0.1 4 传输线基础 由于信号的上升时间越来越短，如果上升时间小于一定值，当信号翻转时，各器件之间的信号线就不能再作为理想的连接线处理了，而应该作为传输线考虑。传输线效应是高速信号线的一种瞬时特性。 4.1 传输线的判定准则 信号线作为传输线处理的判定主要由线上信号的上升时间、信号线结构、长度和采用介质的相对接介电常数?r等决定。 信号线上的信号上升边对应的长度(电长度，可以理解为在Tr时间内，信号线上信号可传输的长度)可以由下面的公式决定： lr?TrD （4-1） 其中lr为上升边对应的电长度，Tr为上升时间（单位：ps），D为信号线单位长度的延迟时间（单位：ps/in.）。如果连接线的长度L?lr/6，则连接线必须作为传输线考虑，既必须考虑其特性阻抗（分布电容和电感）。表4-1中给出了不同信号线对应的单位长度延迟时间及特性阻抗值。 目前常用的PCB板上传输线模型包括微带线(主要是顶层和底层的走线)和带状线（主要是中间层的走线）两类。一般如果时钟频率超过了50MHz，时钟线最好选用带状线方式。 4.2 常见传输线的参数计算公式 表4-1中给出的计算微带线和带状线特性阻抗的公式都是近似公式，更准确的计算式在下面给出。 4.2.1 微带线 对于0 2???1??1??12H??1/2?W??(?r?1)?(t/H)rr????1??0.04?1??????22W4.6W/H???H?????????1/2??r?1?r?1?12H?(??1)?(t/H)???1??r(W?H)??2W?4.6W/H??2(W?H)?r （4-2-1） eff其中?reff为微带线模型中介质的等效介电常数。 Weff?1.25t??4?W??W?1?ln??????t????????W?1.25t?1?ln?2W????????t?????(2?W?H) （4-2-2） (2?W?H)??8HWeff???(W?H)?60/?reff?ln??W?4H???eff?Z0?? （4-2-3） 120?/?reff?(W?H)WW???effeff???1.393?0.677ln?H?H?1.444????版本：1 第 3 页 共 26页