逻辑器件的非法操作，导致系统工作失常或出现故障。降低地弹最有效的方法就是降低电源和地分配系统的电感到允许的范围。其中一些参考性意见为：
（1） 选用具有多个电源和地引脚的芯片，这样可以缩短芯片电源和地引脚到电源和地平
面的连接长度，降低引线电感。 （2） 尽可能选用高度低的封装（如BGA封装），这也减少了到电源和地平面的距离。 （3） 如果使用了连接器，应该分配多个接地引脚，或者选用带有地屏蔽的连接器(如具有
类似带状线结构的连接器)。 （4） 在PCB板布线的时候，应该将地平面和电源平面分配在相邻的层，同时应该让电源
和地平面尽可能接近。 （5） 引线电感随线的长度增加而增加，应该尽可能缩短电源和地连接的长度。 17 控制EMI问题的一些规则 17.1 加接保护地（机壳地）结构
为了防止静电对板的干扰和敏感器件的损坏，板设计时需要加入ESD(静电放电措施)。通常需要在板上增加逻辑地接保护地（Chassis Ground）的螺钉孔或ESD线。
如果采用通过螺钉方式接保护地（机壳地），则任何相邻两螺钉孔之间的距离应该满足：不超过板上最快上升沿信号对应的有效最高频率成分波长的1/20。同时使用这些连接保护地的螺钉孔，可以有效的降低板上的电磁干扰。 17.2 使用降低EMI的电容
在某些集成的时钟发生器/缓冲器中，可能在时钟输出端要求加降低EMI的电容。这些电容使时钟的上升和下降沿圆滑，从而降低来自时钟发生器的EMI辐射。这些电容通常为4.7pF~22pF接地电容。其位置如果在终端电阻和负载之间，应靠近终端电阻放置；如果直接接在负载和地之间，应该靠近负载放置。
选择电容的耐压值通常应该遵循的原则为：耐压值至少应该高出工作电压的50%。 17.3 高频信号加屏蔽
对板上高频信号线（如时钟线）采用屏蔽措施，可采用下图中的两种方法
屏蔽地覆层
屏蔽地线 （a）加屏蔽地覆层 （b）加屏蔽地环线
图17-1 高频信号屏蔽
17.4 相邻层信号的走线方向应该正交
走线方向：相邻两层信号层如果中间没有地或电源层，则相邻两层的走线方向应该相互正交。
版本：1 第 24 页 共 26页
图17-2 相邻两层信号线的走向
17.5 高速线上不能有残留的短线
避免高速线上出现残留的短线，残留的短线将成为线天线，造成电磁干扰（EMI）。
残留的短线 形成线天线 图 17-3 高速线上避免残留的短线
17.6 高速线不能构成环路
形成环 形天线 顶视 顶视
图17-4 避免高速线构成环路
避免高速线走线形成闭环，这样将构成环形天线辐射产生EMI。 17.7 分支（stub）长度规则
分支长度必须满足：T分支?T上升/20，其中T分支为分支线造成的时延，T上升为分支线上信号的上升时间。
分长支度线分支线长度太长 如果所走的分支线过长，则采用多根较长的线连接，并注意对每根长线加适当的端接。
版本：1 第 25 页 共 26页
图17-5 分支长度长度规则
如果采用分支线，则长度太长 改用两根长线连接
图17-6 避免出现长分支的连接方法
17.8 尽可能减小回路面积
地线回路规则：如果在板表层采用了地线，必须使得其它信号线与地线构成的回路的面积尽可能小。
图17-7 走线实现小回路面积
17.9 带状线结构注意上下参考地屏蔽的位置
如果走线为带状线，必须保证上下都得到了很好的屏蔽。
非高速线，不加屏蔽 GND 部分未得到屏蔽 GND 高速线，上下加地平面屏蔽 上下屏蔽地 顶视 GND GND 上下屏蔽地 顶视 图17-8 带状线地参考的敷设
17.10 不同电源平面不要有重叠部分
相邻不同层的不同的电压平面，如果中间没有加屏蔽地层，不要使其投影发生重叠。因为如果重叠，层叠部分将产生有限大小的电容，噪声将可以通过这个电容从一个平面到达另一个平面，从而产生干扰。
顶视投影 电源平面投影重叠 顶视投影
图17-9 不同电源平面的相对摆放位置
版本：1 第 26 页 共 26页