4.2.2 带状线
对于t/b<0.25，t/W<0.11的对称结构（H1=H2）的带状线，计算误差<1.3%。 当W/b?0.35时，
Z1?W?t1?2???W4?W?1?ln(?t?Z0?60t??)??0.51?()2? （4-3-1）
W????? （4-3-2） ??4bln??r???Z1当W/b>0.35时
Z1??1?1??1???ln??1????1?ln??1 （4-4-1） 2??1?t/b?1?t/b??1?t/b??(1?t/b)?2Z0?94.15/?rW/b1?t/b?Z1 （4-4-2）
?4.3
传输线最大允许线长的估算
表4-1中已经给出了各种传输线的单位长度延迟时间D，如果给定最大延迟时间tdmax，由此可以估算最大允许的线长为：
Lmax?tdmax(ps)/D(ps/inch) （4-5）
如果要求最大延迟时间不能超过1ns，由上面的公式可以计算出只考虑延迟时间的最大线长限制。表4-2中给出了最大延迟为1ns时，几种材料对应的最大线长。 表4-2 几种材料1ns时延允许的最大线长度 材料类型 Lmax（mm） ?r 微带线 带状线 FR4 4.3 181.4 144.1 3.8~3.9 188.1 151.3 Rogers 3.6 193.7 157.4 Hitachi 3.44 196.8 161.1 这里只考虑了单纯由传输线长引起的延迟，考虑到过孔等其它因素，最大线长应该更小。设计原则是线长应该尽可能短。 5 LVDS信号线
LVDS（Low Voltage Difference Signaling）的全名为低电压插分信号。由于采用这种信号方式的电路功耗低，产生的噪声低，抗共模干扰强，与传统的TTL电平相比传输速率可以达到很高的特点。LVDS可用于点到点结构和多点结构中。目前LVDS技术已经越来越广泛的使用在高速设计中。 5.1 点到点LVDS
LVDS构成的点到电路拓扑结构为：
版本：1 第 4 页 共 26页
图5-1 LVDS点到点电路结构
每路信号由两条信号线组成。LVDS差分线差分阻抗通常应为100??10%?（90?~110?）。LVDS必须在接受器端加端接负载。 5.1.1 LVDS的端接方式
其中端接负载的方式有：
（a）单电阻 (b)电阻加电容
图 5-2 LVDS接受端的端接方式
其中最常用的是(a)中的端接法。对于端接负载的要求为： （1） 电阻最好使用表贴电阻。
（2） 负载与接受器（Receiver）间的间距应该<7mm。 （3） 电阻误差应该为1~2%以内。
（4） 采用(b)中的端接法，是为了更好的滤除共模噪声。C?50pF。
注意：有的芯片在内部集成了端接负载，因此外面不需要另外再加端接负载。具体设计时应仔细参考芯片的数据手册。
5.1.2 LVDS差分线可采用的传输线类型
LVDS可以采用微带线和带状线两种结构。从屏蔽效果方面考虑，带状线的屏蔽效果更好，EMI影响低得多，通常1Gbps以下的数据可以用微带线结构，高于1Gbps应该用带状线结构。带状线可以采用边缘耦合带状线（eadge-coupled stripline）和宽边耦合带状线(Broaside stripline)。但是采用考虑板的厚度，一般采用边缘耦合带状线。其结构示意图如图5-3（b）所示。
H
图5-3（a） 微带线LVDS结构示意图
版本：1 第 5 页 共 26页
铜箔厚：1ozW+SW-H1xH2
图5-3(b) 边缘耦合LVDS结构示意图
5.1.3 几种不同材料对应的LVDS差分线对特性阻抗
对于采用微带线结构，选定LVDS尺寸为：S=15mil，t=1.4mil(1盎司)。对应不同材料，可选择的尺寸与差分电阻的对应关系见表5-1（可供设计参考）。
对于带状线结构，选定LVDS尺寸为：S=15mil，t=1.4mil(1盎司)。对于选定的LVDS，计算了几种材料对应的差分线宽度与差分阻抗关系见表5-2（可供设计参考）。
表5-1 不同材料，微带LVDS差分阻抗与尺寸的关系（S=15mil，t=1.4mil(1盎司)）
W(mil) 材料类型 H（mm） 差分特性阻抗(?) ?r FR4 4.3 3.8~3.9 0.176 0.2 0.254 0.176 0.2 0.203 9~12 10~12 12 10~12 11~12 11.5~12 106.2~92.3 107.1~98 107.9 105.2~96.2 106.5~102 108.3~106.1 Rogers 3.6 RO4003 Hitachi 3.44 0.2 11.5~12 108.5~107.3 GXA-67N 注：采用微带线结构时，为了降低EMI问题，可在每对差分线对之间加地屏蔽线。 表5-2 不同材料，带状线LVDS差分阻抗与尺寸的关系（S=15mil，t=1.4mil(1盎司)）
W(mil) 材料类型 H1（mm） H2（mm） 特性阻抗(?) ?r FR4 4.3 3.8~3.9 Rogers Hitachi 3.6 3.44 0.296 0.285 0.3 0.296 0.285 0.3 0.3 0.2 0.3 0.254 0.3 0.3 0.254 0.3 0.3 0.25 0.4 0.26 8 8 8 8 8 8 11 11 11 91.4 93.9 95 96.6 99.3 100.4 90.6 90.6 93.6 5.1.4 LVDS设计规则 LVDS尺寸的选定规则： （1） 差分线长匹配原则
差分线长度的不同，将引起差分线对的两个线号线间的相差，从而引起电磁干扰（EMI）。对于采用边缘耦合带线结构的差分线对，同一差分对的两个信号线间的相差可以按照下面的公式计算：
??11360f?rc?l（度） （5-1）
其中，c=3?10mm/s(自由空间中的光速)，f（Hz）为工作频率，?r为采用PCB板材的相对介电常数，?l(mm)为差分对两信号间的长度差。两信号间的相差不能超过信号上升或下降时间对应的相差????360fmin(tup,tdown)，其中tup（s）为上升时间，
版本：1 第 6 页 共 26页
为下降时间。要保持差分线好的一致性，两线间的相位差最好满足：tdown（s）??25%???，即?l?cmin(tup,tdown)4?r，如果采用微带线结构，式中的?r用?reff（有效介电常数）替代。
对于采用的Vitesse870/880芯片组，其CML输出信号的上升和下降时间均为100ps，可
以计算出两种不同材料对应的带状线结构差分线对两信号间的长度差（见表5-3）。如果采用微带线，允许的?l可以大些。
表5-3 两种不同材料对应的差分线对两信号间的长度差要求 材料类型 ?r ?l（mm） 4.3 <1.74 3.8~3.9 <1.92 Rogers 3.6 ?2.08 NEC 3.44 ?2.18 注：这里采用的CML输出信号上升和下降时间均为100ps，交换速率为2.125Gbps （2） 差分线各参数应满足的关系：线间距S<2W，差分对间的距离x?max(2W,2S)。 （3） 为了减少对其它信号（如TTL和CMOS）的干扰，应该保持其它非LVDS信号与差
分对信号的距离>max(3W,3S)。
（4） 如果使用了保护地线或地填充块，则距离最近的差分距离至少应该>max(2W,2S)。 （5） 确定差分线尺寸时，最好先确定线间距S（可以根据制板厂家可以提供的最小线间
距作为参考），然后根据选择的板材来确定差分线的宽度。
布线技巧
（1） AMP公司推荐，对于PCB板、信号线和参考地（信号地或电源）最好采用1oz铜
箔，比薄尺寸的铜箔的信号质量要好。
（2） 对于多层板，过孔在不走信号的层最好不设置焊盘（这可以通过设置内部导体直径
比孔直径大2~3mil就可以了）。
5.2 BLVDS
上一节讲的LVDS主要针对点到点的电路拓扑结构。BLVDS（Bus LVDS）则应用于多点结构。与点到点LVDS不同之处在于，BLVDS是专门针对多点结构的，其可提供更大的驱动电流来驱动多点结构中要求的双端接结构。目前这种BLVDS结构常见的电路拓扑图为： FR4
图5-4 BLVDS多点结构 5.2.1 National推荐的BLVDS结构
表5-4 BLVDS差分阻抗与尺寸的关系（FR4材料，?r?4.5，t=1.4mil(1盎司)）
版本：1 第 7 页 共 26页
插分线结构 微带线 带状线 （边缘耦合） H1(mil) 8 16 13 H2(mil) 8 16 13 H（(mil)） 7 S(mil) 7 8 13 18 W(mil) 6 6 6 6 差分特性阻抗(?) ?130 ?100 ?130 ?130 目前BLVDS配套使用芯片的应用最高频率不超过5Gbps，因此板材可以采用FR4材料就可以了。对于BLVDS，考虑到多点应用的特殊性，尤其是当应用于背板结构中，考虑到分支短线（Stub）的长度、连接器等因素的影响，要求插分对的插分阻抗应该在100?~130?之间。表5-4是National公司给出的不同插分信号线结构对应的尺寸与阻抗，可供设计参考。 5.2.2 BLVDS的设计规则 BLVDS因为是LVDS的扩展，因此设计时也必须遵守5.1.4一节中给出的LVDS的设计规则。此外，BLVDS还应该满足以下的设计规则：
（1） 分支短线的长度必须<0.5inch(13mm)，如果是背板结构，要求逻辑插卡上的分支线
长度<1inch(25.4mm)，且越短越好。
（2） 推荐使用插分阻抗为130?的微带线或带状线结构。 （3） 在满足要求的情况下，尽量选择上升延较慢的器件。 （4） 对于选用130?的插分阻抗，总线两端的端接电阻应该选择接近80?而不是54?（对
于100?插分阻抗而言）。
6 电源系统
高速电路设计中的一个关键就是实现低噪声电源分配网络（包括地）。最好的电源分配系统就是采用电源平面。
6.1 电源系统的一般设计规则
电源系统的一般设计规则：
（1） 各共地芯片间应采用低阻抗地连接（既最好采用地覆层或地网平面），提供低阻抗电
流返回路径，从而降低噪声，最好使用实心地平面。
（2） 与地引脚一样，各共电源芯片间的电源引脚间应该采用低阻抗连接（既最好采用电
源覆层或电网平面，如果采用电源线结构，最好使用尽可能粗的线）。
（3） 电源与地之间应该使用低阻抗连接，这可以通过将电源平面和地平面放置在相邻的
层实现，同时为了保证在低频时的低阻抗，还应在电源与地之间加合适的旁路电容。
6.2 电源去耦
为了降低电源平面的噪声，主要是来自交流分量的干扰，通常还需要对电源进行滤波（加旁路电容）。
6.2.1 去耦电容的选择规则 表6-1 电容的类型及其主要应用 类型 典型的电容范围 应用 1uF~>20uF 电解电容 通常用于电路板上的电源接（Electrolytic） 入处的去耦 0.01uF~0.1uF 玻璃封装陶瓷电容 用于芯片的旁路电容。常与电解电容并联使用，以增加滤波的带宽 0.01uF~0.1uF 陶瓷片电容 用于芯片，高度低，适用于对高度有要求的场合 C0G <0.1uF 用于噪声敏感器件的旁路电容，通常与其它陶瓷片电容并联使用，以增加滤波范围 一般的规则为：在PCB板上，从板外引入电源的输入端应该加上1uF到10uF的电容，
版本：1 第 8 页 共 26页