8.2.1.1 隔离器件
即使用隔离变压器，光隔离器或共模数据线滤波器跨过隔离槽，连接被隔离部分与隔离槽外的部分。此外，为了满足EMC的要求，对I/O连接器进行隔离，从RF频谱传输的观点看，可以获得低EMI带宽的I/O。隔离措施也可以用来隔离高频带宽器件和较低频带宽器件。
如果连接器本身就带有金属接地屏蔽脚，就根据连接器的数据手册进行相应的接地屏蔽处理。如果连接器没有金属屏蔽，但有多余的引脚，可以通过将连接器周围的引脚接地的方法来进行隔离。如果这些都没有，就必须采用隔离槽加其它隔离措施。下图中列举了常用的几种隔离方法。
数据线滤波可以用于模拟信号和数字信号。可以最小化信号线带给I/O连接器或电缆的共模RF电流。如果被隔离的部分需要电源和地，则使用铁氧体磁珠连接被隔离部分电源与其外部电源，使用单根3倍于电源线宽度的地线作为返回回路，磁珠和宽地线均跨过隔离槽，且电源线（包括磁珠）和地线应该尽可能靠近以最小化地回路面积，磁珠的位置应放在远离I/O连接的被隔离部分的边缘。
可选的去耦电容可用来滤除被滤波的I/O电源的数字噪声。
接保护地的最好位置 隔离变压器 隔离槽 被隔离的电源/地平面 数据线滤波DLF （共模扼流） I/O连接器 D L F 无电压和地平面 （最小化跨越DLF的耦合电容） 地信号线，如果使用的话，其髋度应该为电源线的3倍 磁珠将隔离槽内部的电源与外部电源相连（电源滤波），不能使用电感 电源/地平面 可选的去耦电容 另一端接地，不可跨过隔离槽
图8-3 使用隔离器件
8.2.1.2 使用桥结构
在控制部分和被隔离部分间使用桥结构。桥是隔离槽中保留的覆铜部分。在垂直方向上，对应桥所在位置的面积内，相邻的上下层上可以有连接控制部分和被隔离部分器件的信号线通过。而隔离槽的其它部分则不能出现跨过隔离槽的信号线，因为这些信号线将使得隔离槽失去作用。
版本：1 第 14 页 共 26页
隔离槽无效 由于没有沿整个及线路径的返回回路，电流沿隔离槽边缘返回，形成了大的回路面积，使得共模RF能量存在 隔离槽的 正确使用
图8-4 信号的跨接使隔离槽失效
下图中详细给出了正确的桥接结构使用方法和建议。通常这种桥用于具有公共地平面的情况，这种情况下，电源平面仍然保持完全的隔离，相互隔离的电源平面间通过磁珠相连。如果第二层即为分割的地平面，则磁珠必须放置在桥所包含的面积范围内，不能超过此面积（见图）。当信号层为分割地层的相邻层时，对该层布线时必须确保所用跨越隔离槽的信号线必须在桥包含的面积内，沿桥方向走线，不能跨出桥包含的范围。如果使用桥，并且系统设计中采用了多点接地方案，推荐将桥的两端接保护地（机壳地）。这主要完成以下功能： （1） 增加了防静电能力。因为来自I/O接口的高能量脉冲进入板后，可以通过桥一端的
传递到保护地上，避免脉冲进入主控制区域，造成板的永久性损坏。 （2） 防止电源分配网络中的高频共模RF分量(地噪声电压)耦合进被分割的部分。（如果
RF共模噪声包含了高频RF能量，应该在每个接保护地的节点处加去耦电容）。 （3） 有助于导走将可能出现在机壳或插卡机箱中的涡流，因为提供了具有更低阻抗的接
地路径。否则这些涡流将通过其它路径到达保护地，如I/O电缆，从而产生EMI。
接保护地 Vcc 隔离槽 I/O连接器 Vcc Vcc 隔离槽上的桥 （虚线中部分，覆铜）Vcc Vcc Vcc Vcc 磁珠将隔离槽内部的电源与外部电源相连（电源滤波），不能使用电感
图8-5 保留桥的隔离槽
8.3 模拟电源/地与数字电源/地分割遵循的原则
模拟电源和数字电源应该采用完全隔离，它们之间通过磁珠相连。数字地是否完全隔离根据器件对模拟地和数字地的处理方法决定。如果器件封装内部的模拟地和数字地是相连
版本：1 第 15 页 共 26页
的，则可以采用共地方式（即在模拟地和数字地之间采用桥）。如果封装内的模拟地和数字地是分离的，则模拟地和数字地应该与模拟电源和数字电源同样处理，即采用100%的隔离，通过磁珠相连。特殊情况以芯片的推荐的参考设计为准。
模拟电源滤波 隔离槽 模拟区 只布模拟信号线区 数字地 桥（桥开口只需开得足够通过要求的信号线即可
图8-6 数字地与模拟地分割
（注：所有迹线只能够从桥所包含的部分越过隔离槽，模拟电源和数字电源为100%的隔离。数字地和模拟地之间如果采用了桥，则数字地和模拟地必须有相同的电势。） 9 时钟电路部分设计规则
在选择晶振时，从频率稳定性、抖动性、上升（下降）延等方面考虑，另外考虑需不需要同步设计、驱动设计、及相位关系等。
9.1 时钟及时钟辅助器件的电源/地平面处理 9.1.1 时钟器件的电源部分的处理
如果板上有时钟发生器，应该将时钟发生器的电源平面和板上其它的电源平面用磁珠隔离开。
板上的高速器件（如处理器、时钟发生器和芯片组等）最好在布线时让它们使用隔离的电源平面，布线方法同时钟发生器。
电源去耦
一些时钟发生器（如Cypress公司的产品）要求去耦电容在PCB板上必须放置到与该时钟发生器相同的一边，并要求电容尽可能靠近器件的电源引脚放置，最好距离引脚在0.25in(6.35mm)范围内。通常对时钟发生器的每个电源引脚加0.1uF的去耦电容。但是在某些情况下，可能需要采用470pF~2.2nF的电容来滤除时钟频率的奇次谐波，此时选择去耦电容的规则为：选择电容值使得在有问题的频率点处，电容的阻抗为1?，既
C?12?f问题，其中f问题为有问题的频率(MHz)，C为电容值（uF）。
旁路钽电容的值通常在10uF~100uF之间，用来防止当时钟发生器具有最大电容负载，
且其输出同时翻转时电源电压下降。电容应该连接到提供电源的电源平面上。此外，如果时钟发生器的电源系统使用了磁珠，则旁路电容必须放置在时钟发生器带磁珠的一边，且位置应该尽可能靠近磁珠。
磁珠只起到噪声隔离作用。如果布局、端接和滤波合适，可以不需要磁珠。但是保险起见可以在布线时留上磁珠的位置，如果不需要，可以采用0?阻抗相连。磁珠可以用来将时钟发生器的电源部分和板上其它电源部分隔离。磁珠的直流阻抗必须尽可能低，最好在0?~5?之间，而在时钟频率处，磁珠的阻抗应比较高，通常在加载情况下直流流过时，阻抗应该大于50?，以防止时钟谐波产生的噪声在板上扩散。
版本：1 第 16 页 共 26页
9.1.2 时钟器件的地
保护地的接地串联远源阻抗端接，位置靠近接保护地螺钉。接位置或点（螺钉孔） 时钟1 时钟2 时钟3 串联远源阻抗端振 荡 器 时钟驱动 接，位置靠近接保护地螺钉。 除器件接地引脚局部地 外的接内部地平面过孔
图9-1 时钟电路部分局部地平面的使用
地可以采用公共地，这可以有效防止时钟发生器噪声通过板电源平面扩散。但是如果空间允许的话，推荐在板上时钟发生器所在的层，时钟发生器的正下方加局部地，该局部地应至少通过2个过孔与板内层的地相连。不要在局部地平面间走信号线，这将导致小的地回路，可能在高频时导致EMI问题。
局部地平面属于分区的一种。振荡器、晶振和时钟支持电路（如：时钟缓冲器、驱动器等）一般要求使用局部地。局部地位于器件层（顶层），通过振荡器的地引脚和至少两个额外的地过孔与PCB板内层的地相连。同时局部地应该靠近和连接到接保护地的连接结构处（见图9-1）。
2 A/D 或D/A 3 振荡器 4 具有时钟输入引脚 4 2 A/D 或D/A 3 振荡器 4 具有时钟输入引脚 6 6 1 1 1——局部地平面 2——电源到IC的绿滤波 3——电源到振荡器的滤波 4——串联匹配电阻 4 1——局部地平面 2——电源到IC的绿滤波 3——电源到振荡器的滤波 4——串联匹配电阻 5——I/O与模拟部分间的滤波 6——PLL输入到模拟部分间的滤波
（a）具有公共模拟地和数字地的局部地平面 （b）具有单独的模拟与数字地结构的局部地平面
图9-2 时钟电路部分的数模混合器件局部地的处理
使用局部地应注意：
（1） 在第一层（顶层）不要让任何信号线通过局部地布线。
（2） 如果局部地下面（即第二层）也走信号，则信号线不能通过局部地下面的区域，走
线时应该绕过局部的下面的区域布线。
（3） 局部地应该通过螺钉或等效的方式与保护地相连，可以在局部地上打上镀铜通孔，
版本：1 第 17 页 共 26页
通孔焊盘应采用实焊盘，而不能采用花焊盘。
（4） 如果与振荡器（晶振）和时钟支持电路结合使用的器件包含数模混合器件。则数模
混合器件也应该采用局部地。而局部地中数字地与模拟地是否分割与模数混合器件内部的地处理有关。如果混合器件内的模拟地和数字地为共地，局部地也可以采用共地；如果器件内模拟地和数字地为分离的，则布局地中数字地与模拟地应该采用隔离槽隔离（见图9-2）。
9.2 时钟发生器/缓冲器位置及布线归则
? 时钟发生器/缓冲器的应放置在接近板的中心位置，并尽可能靠近保护地连接（chassis
ground）。
? 尽可能将时钟振荡器与时钟缓冲器靠近放置，且在它们之间的每个连线上加串联电阻
（最好位表贴），且电阻应尽可能靠近时钟缓冲器（某些厂家的时钟发生器于晶振之间不需要加串联电阻，如Cypress，实际设计可参照厂家给的参考设计）。 ? 将连接振荡器和缓冲器的连线放在顶层（器件层）。
? 器件的电源、地及晶振与时钟发生器之间的连线应采用宽线，以降低线等效电感。 ? 不能在地平面上走时钟线
? 规定了时滞关系的时钟线应该保持等长。
? 除了时钟发生器外，在振荡器、缓冲器和它们之间连线的串联电阻下部加局部地，并通
过至少两个过孔与PCB板地层相连。
? 如果振荡器有金属封装，将该金属封装通过某种弹片或接线柱与地相连
振荡器金属外壳接地 尽可 能近 信号线 信号线 时钟缓冲器/ 发生器 振荡器 顶层 地层 电阻 地覆铜 过孔 接保护地 图9-3 时钟电路器件布局及接地一般准则
9.3 时钟分配网络结构
保持各时钟信号的时滞尽可能小，强制性的方法有： （1） 将所有负载的时钟输入端保持尽可能近。 （2） 时钟信号应该从相同的时钟源引出。 9.3.1 星形分配方式
R 时钟缓冲 时钟源 R R 图9-4 时钟线星形分配方式
版本：1 第 18 页 共 26页