之对信号就会产生影响。经验规则用式子来表示:
(4.4)
其中Lstubmax 为可接受的分支长度的最大值，单位为inch；RT为信号的上升时间，单位为ns
这是个简单，易记的规则。例如，对于1ns的上升时间，应保持分支长度小于1inch。很明显，当上升时间变短时，将分支长度减小，使其不影响到信号的完整性，就变得越来越困难。
4.2.4 容性分支在传输线中间引起的反射影响
附着在走线中间的测试点，通孔，封装引线，甚至一小段分支，作用就像一个集总电容。图4.19所示就是一个电容加在走线中间时，发射电压和反射电压的仿真结果。因为电容最初的阻抗较低，反射回源端的信号将有轻微的负极性偏向。下图所示的情况是上升时间为0.5ns,电容分别为0，2，5，10pF的情况。
图4.19 中间接有电容时，发射信号和反射信号的仿真结果
发射信号最初不会受到影响，但是当它从走线末端返回到源端时，就会受到影响。返回的信号再次遇到电容，其中一些信号将带有负号，反射回远端。这些反射回到接收端就为负的电压，使接收到的信号下降，导致下冲。
传输线中间理想电容的影响依赖于信号的上升时间和电容的大小。电容越大，阻抗越小，就会产生更大的负极性反射电压，导致接收端出现更大的下冲。
在时域内，电容的阻抗为：
如果信号是线性倾斜的，带有上升时间为RT，dV/dt变为V/RT，电容的阻抗为：
在上升时间的时间间隔内，信号线与返回路径间的电容是分流阻抗Zcap,，跨越传输线的分流阻抗会导致反射。如图4.20所示。为了使该阻抗的存在不产生严重问题，希望这个阻抗要比传输线的阻抗大的多，即希望Zcap >> Z0 作为起始位置，Zcap > 5 x Z0 则电容和上升时间的约束条件为：
1
Cmax ＝反射噪声可能成问题之前，可接受的电容的最大值，单位为nF。
图4.20电容作为分流阻抗的情况
例如，假设特性阻抗为50欧姆，最大可允许的电容为：
为了避免容性的不连续性产生过多的下冲噪声，要保证电容(单位nF)小于上升时间的4倍（单位ns）。即，如果上升时间为1ns，最大可允许的电容为4pF。
4.2.5 拐角和通孔的影响
当信号沿着均匀的互连线传输时，发射信号不存在反射及失真。如果均匀互连线存在90度的弯曲，就有阻抗的改变，则发生反射及信号的失真。90度的拐角导致了均匀互连线阻抗的不连续性，影响了信号的完整性。图4.21所示是对上升时间为50psec的信号所作的TDR响应，附近有2个90度的拐角，阻抗不连续性而导致反射，线宽为65mil，阻抗为50欧姆，
图4.21走线上存在90度的拐角时信号的TDR响应
将90度的拐角转换为45度的弯曲将会减小这种影响，如果改用常宽的圆弧状弯曲，影响会进一步减小。
拐角对信号传输线的唯一影响是由于走线弯曲处的额外宽度。这个额外的线宽作用就像一个容性的不连续性。这个容性的不连续性导致了信号的反射和时延。
如果走线的弯曲处是常宽的，走线宽度没有改变，信号在拐弯的每一点遇到的阻抗都是
12
相同的，那么就不会有反射。图4.22表明了拐角代表了正方形的一部分，粗略的估计，有正方形的一半。
图4.22对拐角所带来多余金属部分的简单估计
拐角的电容可从正方形的电容以及走线单位长度的电容来估算：
走线单位长度的电容与走线的特性阻抗有关：
对拐角电容的估计为：
CL 为单位长度的电容，单位为pF/inch W为走线的线宽，单位为inch
Z0 为走线的特性阻抗，单位为欧姆 ?r 为介质的介电常数
如上述例子，线宽为0.065inch，90度的拐角大概的电容为40/50 x 2 x 0.065 = 0.1 pF = 100 fF，因为有2个90度的拐角，因此，电容为200pF。图4.23就是对这种情况仿真结果和测量结果的比较。测量结果是采用Agilent DCA 86100以及GigaTest Labs Probe Station，仿真是采用TDA系统的Iconnect软件。
图4.23测量结果和仿真结果的对比
1
我们可以把这个估算概括成为一个方便记忆的经验规则，在50欧姆的传输线中，拐角所带来的相关电容为2×线宽。线宽单位为mils，电容单位为fF。
若仍然保持50欧姆的阻抗，而线宽变窄，则拐角所带来的电容将便小，影响就不明显了。对于高密度电路板上的标准信号线，5mils的线宽，管脚的电容为10fP。
10fP的电容所带来的反射噪声信号的上升时间，根据公式
上升时间为0.010pF/4~3ps.
10fP的电容所带来的信号的时延，根据公式
时延为0.5×50×0.01pF=0.25ps。
如果用通孔来连接一根信号线与测试点，或是与相邻板层的另一根信号线相连，通孔会对于电路板的不同层具有过多的电容。这时，通孔可看作是一个集总的电容负载。通孔的电容大小依赖于孔的大小，隔离孔，板的表层及底层焊点的大小。它的大小可从0.1pF到超过1pF的范围。信号线上的任一通孔都可看作是容性的不连续性，在高速互连中，是影响信号完整性的主要因素。
图4.24所示了在10层板中，10inch长的均匀走线上带有通孔和不带通孔时测量的TDR响应。走线阻抗约为58欧姆，线宽在标称下为8mils。信号的上升时间约为50ps。两个通孔间反射电压的差值是由于当信号沿着走线传播时，在介质中的损耗而导致上升时间的下降造成的。走线上反射电压的变化是制造工艺中阻抗的不连续造成的。采用Agilent DCA 86100, GigaTest Labs Probe Station,以及TDA系统Iconnect软件进行测量.
图4.24测量结果示意图
4.2.6 载重线的反射影响
当传输线上有一个容性负载时，信号会发生失真，并且上升时间下降。如果有多个负载分布在传输线上，如果间隔与信号上升时间的空间延展相比要短，则从每个电容性不连续的反射会消除。带有均匀间隔分布的容性负载的传输线叫做载重线。
每个不连续段都可看作是较低阻抗的区域。如果上升时间与电容间的时延相比要短时，每个间断的作用对信号来讲就像离散的不连续性。如果上升时间与电容间的时延相比要长时，低阻抗区域叠加，整个线的平均阻抗更低。
对于三个不同的上升时间，载重线的反射信号如图4.25所示。在该例中，5个3pF的电
14
容每隔1inch分布在50欧姆的传输线上，走线的最后10inch没有负载。
图4.25上升时间不同情况下的反射信号
对于开始的几个电容，可看到明显的不连续性，但是后几个的电容带来的不连续性被消除。当上升时间与电容间时延相比要长时，均匀分布的容性负载产生的效果，即走线的表面看来的特性阻抗降低。在这种负载线中，单位长度的阻抗增加意味着特性阻抗更低，时延更长。
在均匀的，未加电容负载的传输线中，特性阻抗和时延与单位长度的电容和电感有关：
Z0 ＝不带有电容负载时的特性阻抗，单位是欧姆 LL ＝走线单位长度的电感，单位pH/inch
C0L ＝不带有电容负载时，单位长度的电容，单位是pF/inch Len＝走线的长度，单位是inches
TD0 ＝不带有电容负载的时延，单位是ps
如果有均匀分布的电容负载，每个负载为C1,间隔为d1，走线上单位长度分布的电容从C0L增加到(C0L+Cl/d1).特性阻抗和响应的时延为：
可见，当增加分布的电容负载时，走线的特性阻抗降低，则端接电阻也应降低。
4.2.7 电感性间断的影响
1 电感性间断引起反射及时延
几乎每种增加到传输线上的串行连接都伴随有环路电感。用于改变信号层的通孔，串联
1