21
9.5 认识三种常用最佳（n，k）循环码 9.5.1 循环冗余校验码（CRC）
1. 特点
? 主要用于检出多位差错。 ? 适于突发错误检错（连续数个码元因突发干扰致错）。
2. 能力——可检出长度在n-k位的全部差错，及（n-k+1）的部分能力。
3. 常用码式：CRC12（监督位r=12）、CRC16（r=16）、CRCITU（r=16）。
9.5.2 BHC码
1. 特点 ? 适于多元码检纠错。
?
m构成：n?2?1，k?n?mt，d0?2t?1
m 用于检、纠错能力 t?(2?1)/2。 2. 常用：可查表分别给出n，k，g(x)。 例： ? （31，21）BCH码，g(x)系数：11101101001，t=2。
?
（511，493）BCH码，g(x)最高次幂为18，m=511，k=493，r=18=mt，d0?5。可纠2Bd多元码。
9.5.3 R-S码
1. 特点 ? 多元码纠错 ? 常与卷积码结合 2. 构成：
n?2?1（符号） k个符号，r?n?k?2t（符号）d0?2t?1（符号）。
3. 实用例：
? RS（64，40）码。每符号6bit，k=40Bd=240bit，r?n?k=144bit=24Bd，
。 n=64Bd=384bit。能力——可纠12Bd（72bit）
? RS（64，40）。用于64QAM编码，极少冗余（2Bd），能力——可纠1Bd。
m22
9.6 卷积码
卷积码是一种小分组(n0,k0)得多码段相关的链环码。应用广，看似复杂，这里作为认知性要求。
9.6.1 卷积码特征
1. 卷积码不同于（n，k）分组码，它将（n，k）分为很短的分组(n0,k0)，如（2，1）、（3，1）、（3，2）卷积码等。每一个监督元不仅是由信码所决定，而且与其前N?1个分组段有关。适于串组传送，延时较小。
2. 约束度与约束长度——连同本码段(n0,k0)在内的N个分组码段称为约束长度：
Nn0，而N称为约束度。通过将卷积码写为(n0,k0,N)，表明了束约程度。
[例9-12] （2，1，2）卷积码，如图9-5，是阐明其编解码原理。
m 编码 输入 D1 D2?输出 mi?
P
（a） (2,1,2)卷积码编码器
3
D1D2
解码输出 m'1 接收卷积码 ?mi'Pi'? P' 2 D3 （b） （2,1,2）卷积码解码电路
图 9-5 （2，1，2）卷积码编、解码器 解：
电路由m?2个移位寄存器和一个模2加法器构成。门电路开关按比特时钟节拍上下扳动。
（1）编码
?
信息输入序列{mi}?(m1m2?m5?)?(101101001)，k0?1bit。每k0位之后加
入1个监督元pi，则电路{pi}?(p1p2p3?)?(111011101)。
23
?
编码输出：{Ci}?{mipi}?(m1p1m2p2?)?(11,01,11,10,01,11,01,00,11?)，穿
插结果为系统码形式。
?
N?2，即每位监督元pi均为本位与前位信元之和所决定
pi?mi?1?mi 9-59 因此 n0?2，k0?1，N?2。证明它为（2，1，2）卷积码。 （2）解码
?
接收输入依序为{ci}序列。又图9-4（b）解码电路对每接收到的可能有错的3元
码，按式（9-59）以此计算伴随式Si
S0?(0?m1)?p1 S1?(m1?m2)?p2 S2?(m2?m3)?p3 ?
Si?(mi?mi?1)?pi?1 9-60
?
'''''''''''特点——由式（9-60）可以看出，每相邻2个伴随式均与2种监督元、3个信码这
'5个码元有关。且只有1个信码跨在相邻2个伴随式中。如：m2同时与S1、S2有关——称
''，或S1、S2构成m2的正交方程组。 S1、S2正交于m2?
解码差错分析（以S1、S2及m2为例）
'?S1?S2?0无错，判m2。（表明伴随式9?60与编码式9?59一致）? ?S1、S2结果不同判m2，（错误可能发生在m2以外相关的4个码元）
'?S?S?0m2差错——应立即纠正2?1（3）判决规则（只限1位错） 只有当 ??Si?1' 则 mi?1 差错。 9-62
?Si?1?19.6.2 卷积码数字描述
1. 仍以图9-5中（2，1，2）卷积码为例，可不必考虑移位寄存器D1。 图中电路分两条路径：
24
?
当信码（n0?1） mi?1000?（冲击代为激励）
?上路径响应??下路径响应Ci(1)?10000Ci(2)以多项式表示：g(x)?x0?1。（上路生成多项式）
?110000g(x)?x0?x?1?x。（下路生成多项式）2. 组合冲击相应——电开关按节拍动作。Ci?(Ci(1),Ci(1))?11 ，01，00，00。 以组合多项式——系统生成多项式g(x)?1?x?x2，系数g=1101。
?
系统生成矩阵——为单元限矩阵，多项式G(x)，系数矩阵G为
?1?0?Gd??0??0??101000000011010000001101000000110?1??0??? 0??100???101?? 3. 源码输入任何序列，如?mi??(101101?) （如例9-12）。
编码（2，1，2）卷积码为?Ci???mi??G?(11,01,11,10,01,11,01)。
4. 特别强调：?Ci???mi??G——激励mi与系统冲激响应G的卷积得到的响应即为卷积码——这就是卷积码名称的由来。
?
编码?Ci?序列长为n0(L?N?1)，L——信码输入bit数。 本例 L=6bit，所以，?Ci?卷积码的输出为2?(6?2?1)?14bit。
[例9-14] 图9-6为（2，1，3）卷积码编码电路。试对电路功能进行数字分析，并编出当发送源码序列?mi??10011时的（2，1，3）卷积码序列。
路径1
Ci(1):V1(x)
信息输入 ?mi?：U(x) D1 D2 Ci(2):V2(x)路径2
图9-14 (2,1,3)卷积码编码器
解：
（1）分析电路功能
?
当输入信码后，按2条路径各经一定运算输出Ci与Ci(2)。前后穿插，成对输出
(1)25
n0?2码长的卷积码。
?上路径冲激响应??生成多项式当m0?1（冲激）：??下路径冲激响应??生成多项式(1)(1)?
g1(x)?1?x?x2g2(x)?1?x2即111即101
?
由 Ci?(Ci,Ci)穿插得，生成式g=11，10，11（组合冲激响应）。 生成矩阵G——由g依次延迟2位构成半无极限阵列。
?
（2）当信码为?mi??10011时?Ci???mi??G 则卷积结果?Ci??(11,10,11,11,01,01,11)，再如：?mi??(1010100?) 则 ?ci???mi??G?(11,10,00,10,00,10,11?)。
判别N=？约束度可从编码电路直接看出，也可以从径路生成多项式最高幂次等于
g的bit数N；（2，1，2）与（2，1，3）卷积均有2条路径。G分别为4bit和6bit，N?。
路径数
?
9.6.3 卷积码图示表示法
由于卷积码的“卷积”运算与约束N个分组码段的链环码特点。全部编码可由“码树”或状态图表示，并以网格图更形象与全面的表示。网格图还用于方便地维特比解码，而连环检错并在纠错能力内予以纠错。
1. 状态图
图9-7时[例9-12]中图9-5的（2，1，2）卷积码编码状态图。其中，只有1个移存器， 有2个状态。
S0?0，S1?1。当源码输入后引起状 态变化（箭号指向），当源码mi为1或0时， 分别以虚线与实线箭号分别表示，在原状态 下被推动转移或不转移状态，则编出相应的 11，01，10，00 4种(n0,k0,N)=（2，1，2） 卷积码的1个n0?2位码段。
?
例如：当?mi??101101，由状态图编码路径和编码n0码段为：
S0?S1?S0?S1?S1?S0?S1
1101111001111111012. 网格图 （1）（2，1，2）卷积码网格图举例
状态图不反映随时钟推动状态变化而编码的时间进程。图9-8表示了每输入L=4bit源码序列?mi?的（2，1，2）卷积码网格图。由S0?0状态开始，输入4bit源码，推动节拍5