温州大学瓯江学院本科毕业论文
设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。
VHDL语言最直接的应用领域是可编程逻辑器件和专用集成电路（ASIC：Application Specific Integrated Circuits）,其中可编程逻辑器件包括复杂可编程逻辑器件（CPLD:Complex Programmable Logic Devices ）和现场可编程门阵列(FPGA:Field Programmable Gate Arrays )。可编程逻辑器件自七十年代以来，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中CPLD/FPGA属高密度可编程逻辑器件，目前集成度已高达200万门/片，它将掩膜ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发。
- 7 -
温州大学瓯江学院本科毕业论文
3 电子抢答器的系统设计方案和主要模块设计
3.1 系统具体方案设计
根据系统设计要求可知，系统由五个主要的电路模块组成，分别为第一判断电路、倒计时电路、计分电路和显示电路。其中，第一判断电路主要完成最快抢答者的判断功能；倒计时电路对第一抢答者进行30秒倒计时；计分电路存储每组竞赛者的分数；显示电路则显示抢答器的状态和各组的分数。
因此，电子抢答器的输入信号包括复位信号CLR、抢答器使能信号EN、四组参赛者的抢答按钮A/B/C/D、倒计时中止按钮RST以及加分信号ADD；输出信号包括四组参赛者抢答状态的显示LEDA、LEDB、LEDC、LEDD及其对应得分、抢答器抢答成功的组别显示等。
抢答器的工作流程如下：
如果参赛者在抢答器使能信号EN有效前按下抢答按钮，报警信号FALSE[3...0]的对应位输出高电平以示警告；当EN使能信号有效时，抢答器开始正常工作，将报警信号FALSE清零，A、B、C、D四个抢答者谁先按下抢答按钮，则抢答成功，对应的显示灯LEDx亮起，并通过显示电路模块显示其参赛编号DOTU[6...0]；抢答成功的选手进入答题阶段，计时显示器从初始值30开始以秒为单位倒计时，计数至0时，停止计数，扬声器发出超时报警信号，以中止继续回答问题；当主持人给出倒计时计数禁止信号时，扬声器停止鸣叫；参赛者在规定时间内回答完问题，主持人给出倒计时计数禁止信号RST，以免扬声器鸣叫。答题结束，如正确回答问题，则加分信号ADD有效，计分模块给相应的参赛组加分，每个参赛组得分的个位、十位、百位分别通过信号DOTU[6...0]显示。
如果复位信号CLR有效，使得抢答器在下一轮抢答前，其抢答成功的组别判断回复为初始状态，以便重新开始新一轮抢答。复位信号不改变参赛者的现有得分。
抢答器程序工作流程图如下：
- 8 -
温州大学瓯江学院本科毕业论文
开始 复位清零 抢答判断程序 倒计时并计分 显示程序
3-1 主程序流程图
3.2 主要模块设计
分析系统设计要求我们得知电子抢答器的是要主要又第一抢答判断电路、倒计时电路、计分电路和显示电路构成。
本设计使用VHDL语言编程。
- 9 -
温州大学瓯江学院本科毕业论文
3.2.1 第一判断电路
第一判断电路模块具有第一抢答信号的鉴别和锁存功能，其电路框图如图3-1所示。其中CLR为复位信号，当该信号高电平有效时，电路无论处于何种状态都恢复为初始状态，即所有的输出信号都为0；EN为抢答使能信号，该信号高电平有效；A、B、C、D为抢答按钮，高电平有效。
当使能信号EN为低电平时，如果有参赛者按下抢答按钮，则提前抢答报警信号FALSE[3...0]的对应位输出高电平，以示警告；当使能信号EN为高电平时，首先将提前抢答报警信号FALSE[3...0]清零，然后根据选手按下抢答按钮A、B、C、D的先后顺序选择最先抢答信号，其对应的抢答状态显示信号LEDA-LEDD输出高电平，抢答成功组别编号由信号Q[3...0]输出，并锁存抢答器此时的状态，直到清零信号有效为止。每一轮新的抢答之前，都要使用复位清零信号CLR，清除上一轮抢答对判断电路留下的使用痕迹，使电路恢复初始状态。
图3-2 第一判断电路框图 3.2.2 计分电路
计分电路在参赛者抢答成功后，根据其比赛情况进行比较分数的调整，其
电路框图如图3-2所示。该模块输入信号为加分选择信号ADD和组别选择信号CHOS[3...0]，其中，加分选择信号ADD高电平有效，有效时对组别选择信号CHOS[3...0]即第一判断电路模块的输出信号Q[3...0]。输出信号分别对应四组参赛者的得分，以百分制表示。每组分数在比赛开始时预设100分，每答对一题（即加分选择信号对相应参赛组有效）加10分，答错不扣分。得分的个位、十位、百位表示为位宽为4的逻辑矢量，使之方便与显示电路级联，从而输出比赛得分。
- 10 -
温州大学瓯江学院本科毕业论文
图3-3 计分器电路框图
3.2.3 倒计时电路
倒计时电路在抢答成功后，由主持人给出倒计时开始信号RST，RST输入信号为高电平有效，其电路框图如图3-3所示。抢答成功的选手进入答题阶段，计时显示器从初始值30开始以秒为单位倒计时，计数至0时，停止计数，扬声器发出超时报警信号，以中止继续回答问题；当主持人给出倒计时计数禁止信号时，扬声器停止鸣叫；参赛者在规定时间内回答完问题，主持人给出倒计时计数禁止信号，以免扬声器鸣叫。
图3-4 倒计时电路框图 3.2.4 显示电路
显示电路的实质其实就是一个简单的LED共阴极显示模块的译码器。7段数码管LED常用的一般8字型为a b c d e f g p,其中P为小数点，共阴LED低电平有效，如图3-4所示。
在这里我们不需要用到小数点位，因此用位宽为7的矢量表示7段数码管。 7段LED共阴极显示模块的框图如图所示。其中，DIN[3...0]为输入信号，以4位2进制数表示；DOUT[6...0]为输出信号，将输入的二进制数译码显示为
- 11 -