基于FPGA的四人电子抢答器(4)

2019-07-13 16:27

温州大学瓯江学院本科毕业论文

十进制数字的0~9。

图3-5 7段LED显示模块框图 3.2.5 位选选择电路

位选选择电路实质其实就是把输入的15个DIN[3...0]四位二进制数信号经过位选选择器输出shift[14...0]七段数码管位选信号和对应的bus[3...0]四位二进制数信号。输出的四位二进制数信号再经7段LED显示模块译码显示为十进制数字的0~9。如图3-5所示。

图3-6 位选选择模块框图

- 12 -

温州大学瓯江学院本科毕业论文

4电子抢答器系统仿真与分析

4.1 系统总原理图分析与仿真

上述VHDL源程序构成了一个具有抢答、计分功能和倒计时功能的数字系统,通过连接生成的Schematic电路如图4-1所示。

图中,计分电路输出信号a2,a1,a0~d2,d1,d0还需通过dynamic选择模块进行选择后输出位选信号shift[14...0]和4位二进制信号bus4[3...0],4位二进制信号bus4[3...0]再经由LED共阴极显示模块的译码器,将输入的二进制数译码显示为十进制数字0~9。第一抢答判断电路模块的输出信号Q[3...0],它即是整个电子抢答器输出的一部分,又是显示抢答成功的选手编号,还作为计分模块的输入信号,以它作为依据对相应的选手进行加分操作。小模块f01ms和fpq1s都是分频器,其中f01ms分频到1ms作为七段数码管的时钟脉冲信号,利用高频率和人的视觉延迟的特点,采用扫描的方式驱动多位七段LED数码管;模块fpq1s讲时钟信号clk分频到1S作为倒计时模块的时钟脉冲信号。系统总体仿真波形图如图4-2所示。

图4-1

- 13 -

温州大学瓯江学院本科毕业论文

图4-2 电子抢答器系统总体仿真波形图

4.2第一抢答判断模块仿真

第一抢答判断模块的仿真波形如图4-3所示。

从图中可以看出,当复位清零信号CLR高电平有效时,电路状态立刻被恢复为全0的初始状态。在抢答使能信号无效时A抢答,输出警告信号与提前抢答者对应的位置会输出高电平,以示警告。当抢答使能信号高电平有效时,最先抢答的选手B对应的显示灯LEDB亮起,Q[3...0]输出抢答成功的选手编号。仿真结果与系统设计要求的功能相吻合。

图4-3 第一抢答判断电路仿真波形图

4.3 计分电路模块仿真

计分电路的仿真波形如图4-4所示。

图中CHOS[3...0]以十进制的形式表示,1、2、4、8分别代表选择A、B、C、D四组选手,在加分信号ADD上升沿对选中的参赛者进行扣分,从高到低依次为百位、十位、个位。以CHOS显示的第一个数据为例,ADD信号第一次有效时的上升沿,CHOS[2]为高电平,既选择为C组参赛者加分。按照模块设计中的设定,每次答对加10分,此时C组分数的十位数字由原来的0变为1,在原来

- 14 -

温州大学瓯江学院本科毕业论文

基础上增加了10分。假设C选手第二次又抢答到并回答问题正确,ADD信号第二次有效时的上升沿,CHOS[2]为高电平,既选择为C组参赛者加分,此时C组分数的十位数字由原来的1变为2,又在原来基础上增加了10分。符合预先设想的功能要求。

图4-4 计分电路的仿真波形图

4.4 倒计时模块仿真

倒计时电路的仿真波形如图4-5所示。

图中CLR为复位清零信号,对电路清零。主持人对抢答结果进行确认,给出倒计时计数允许信号RST(高电平有效),开始回答问题,计时显示器从初始值30开始以秒为单位倒计时,计数至19时,主持人断开RST停止计数,扬声器不发出报警信号;按下CLR电路清零,开始新一轮抢答,主持人再次对抢答结果进行确认,给出倒计时计数允许信号,开始回答问题,计时显示器从初始值30开始以秒为单位倒计时,计数至0时,停止计数,扬声器发出超时报警信号,以中止继续回答问题。M为报警输出信号,高电平有效。

图4-5 倒计时电路的仿真波形图

4.5 显示电路的仿真

显示电路的波形如图4-6所示。

显示电路有LED共阴极译码器构成。其十进制数0~9对应的二进制表示和LED共阴极译码器输出如表4-1所示。

- 15 -

温州大学瓯江学院本科毕业论文

图4-6 显示电路仿真波形图

表4-1 十进制数字对应的LED译码器表示

十进制 0 1 2 3 4 5 6 7 8 9 二进制 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 LED共阴译码器输出 0111111 0000110 1011011 1001111 1100110 1101101 1111101 0000111 1111111 1101111 4.6 位选选择电路仿真

位选选择电路的仿真波形如图4-7所示和4-8所示。

图中dinx[3...0](x为1~13)为输入信号,以四位二进制数表示;shift[14...0]为经位选选择器输出的位选信号,bus[3...0]为输出的与位选信号对应的四位二进制数信号。Reset是电路复位清零信号。

图4-7 位选选择电路仿真波形图

- 16 -


基于FPGA的四人电子抢答器(4).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:2011年造价员考试基础知识习题

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: