s3c6410寄存器定义(3)

#define EINTPEND_OFFSET 0x924

#define GPACON_REG __REG(ELFIN_GPIO_BASE+GPACON_OFFSET) #define GPADAT_REG __REG(ELFIN_GPIO_BASE+GPADAT_OFFSET) #define GPAPUD_REG __REG(ELFIN_GPIO_BASE+GPAPUD_OFFSET)

#define GPACONSLP_REG __REG(ELFIN_GPIO_BASE+GPACONSLP_OFFSET) #define GPAPUDSLP_REG __REG(ELFIN_GPIO_BASE+GPAPUDSLP_OFFSET) #define GPBCON_REG #define GPBDAT_REG #define GPBPUD_REG #define GPBCONSLP_REG #define GPBPUDSLP_REG #define GPCCON_REG #define GPCDAT_REG #define GPCPUD_REG #define GPCCONSLP_REG #define GPCPUDSLP_REG #define GPDCON_REG #define GPDDAT_REG #define GPDPUD_REG #define GPDCONSLP_REG #define GPDPUDSLP_REG #define GPECON_REG #define GPEDAT_REG #define GPEPUD_REG #define GPECONSLP_REG #define GPEPUDSLP_REG #define GPFCON_REG #define GPFDAT_REG #define GPFPUD_REG #define GPFCONSLP_REG #define GPFPUDSLP_REG #define GPGCON_REG #define GPGDAT_REG #define GPGPUD_REG #define GPGCONSLP_REG #define GPGPUDSLP_REG #define GPHCON0_REG #define GPHCON1_REG #define GPHDAT_REG #define GPHPUD_REG #define GPHCONSLP_REG #define GPHPUDSLP_REG #define GPICON_REG __REG(ELFIN_GPIO_BASE+GPBCON_OFFSET) __REG(ELFIN_GPIO_BASE+GPBDAT_OFFSET) __REG(ELFIN_GPIO_BASE+GPBPUD_OFFSET)

__REG(ELFIN_GPIO_BASE+GPBCONSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPBPUDSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPCCON_OFFSET) __REG(ELFIN_GPIO_BASE+GPCDAT_OFFSET) __REG(ELFIN_GPIO_BASE+GPCPUD_OFFSET)

__REG(ELFIN_GPIO_BASE+GPCCONSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPCPUDSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPDCON_OFFSET) __REG(ELFIN_GPIO_BASE+GPDDAT_OFFSET) __REG(ELFIN_GPIO_BASE+GPDPUD_OFFSET)

__REG(ELFIN_GPIO_BASE+GPDCONSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPDPUDSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPECON_OFFSET) __REG(ELFIN_GPIO_BASE+GPEDAT_OFFSET) __REG(ELFIN_GPIO_BASE+GPEPUD_OFFSET)

__REG(ELFIN_GPIO_BASE+GPECONSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPEPUDSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPFCON_OFFSET) __REG(ELFIN_GPIO_BASE+GPFDAT_OFFSET) __REG(ELFIN_GPIO_BASE+GPFPUD_OFFSET)

__REG(ELFIN_GPIO_BASE+GPFCONSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPFPUDSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPGCON_OFFSET) __REG(ELFIN_GPIO_BASE+GPGDAT_OFFSET) __REG(ELFIN_GPIO_BASE+GPGPUD_OFFSET)

__REG(ELFIN_GPIO_BASE+GPGCONSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPGPUDSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPHCON0_OFFSET) __REG(ELFIN_GPIO_BASE+GPHCON1_OFFSET) __REG(ELFIN_GPIO_BASE+GPHDAT_OFFSET) __REG(ELFIN_GPIO_BASE+GPHPUD_OFFSET)

__REG(ELFIN_GPIO_BASE+GPHCONSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPHPUDSLP_OFFSET) __REG(ELFIN_GPIO_BASE+GPICON_OFFSET)

#define GPIDAT_REG __REG(ELFIN_GPIO_BASE+GPIDAT_OFFSET) #define GPIPUD_REG __REG(ELFIN_GPIO_BASE+GPIPUD_OFFSET)

#define GPICONSLP_REG __REG(ELFIN_GPIO_BASE+GPICONSLP_OFFSET) #define GPIPUDSLP_REG __REG(ELFIN_GPIO_BASE+GPIPUDSLP_OFFSET) #define GPJCON_REG __REG(ELFIN_GPIO_BASE+GPJCON_OFFSET) #define GPJDAT_REG __REG(ELFIN_GPIO_BASE+GPJDAT_OFFSET) #define GPJPUD_REG __REG(ELFIN_GPIO_BASE+GPJPUD_OFFSET)

#define GPJCONSLP_REG __REG(ELFIN_GPIO_BASE+GPJCONSLP_OFFSET) #define GPJPUDSLP_REG __REG(ELFIN_GPIO_BASE+GPJPUDSLP_OFFSET) #define GPKCON0_REG __REG(ELFIN_GPIO_BASE+GPKCON0_OFFSET) #define GPKCON1_REG __REG(ELFIN_GPIO_BASE+GPKCON1_OFFSET) #define GPKDAT_REG __REG(ELFIN_GPIO_BASE+GPKDAT_OFFSET) #define GPKPUD_REG __REG(ELFIN_GPIO_BASE+GPKPUD_OFFSET) #define GPLCON0_REG __REG(ELFIN_GPIO_BASE+GPLCON0_OFFSET) #define GPLCON1_REG __REG(ELFIN_GPIO_BASE+GPLCON1_OFFSET) #define GPLDAT_REG __REG(ELFIN_GPIO_BASE+GPLDAT_OFFSET) #define GPLPUD_REG __REG(ELFIN_GPIO_BASE+GPLPUD_OFFSET) #define GPMCON_REG __REG(ELFIN_GPIO_BASE+GPMCON_OFFSET) #define GPMDAT_REG __REG(ELFIN_GPIO_BASE+GPMDAT_OFFSET) #define GPMPUD_REG __REG(ELFIN_GPIO_BASE+GPMPUD_OFFSET) #define GPNCON_REG __REG(ELFIN_GPIO_BASE+GPNCON_OFFSET) #define GPNDAT_REG __REG(ELFIN_GPIO_BASE+GPNDAT_OFFSET) #define GPNPUD_REG __REG(ELFIN_GPIO_BASE+GPNPUD_OFFSET) #define GPOCON_REG __REG(ELFIN_GPIO_BASE+GPOCON_OFFSET) #define GPODAT_REG __REG(ELFIN_GPIO_BASE+GPODAT_OFFSET) #define GPOPUD_REG __REG(ELFIN_GPIO_BASE+GPOPUD_OFFSET)

#define GPOCONSLP_REG __REG(ELFIN_GPIO_BASE+GPOCONSLP_OFFSET) #define GPOPUDSLP_REG __REG(ELFIN_GPIO_BASE+GPOPUDSLP_OFFSET) #define GPPCON_REG __REG(ELFIN_GPIO_BASE+GPPCON_OFFSET) #define GPPDAT_REG __REG(ELFIN_GPIO_BASE+GPPDAT_OFFSET) #define GPPPUD_REG __REG(ELFIN_GPIO_BASE+GPPPUD_OFFSET)

#define GPPCONSLP_REG __REG(ELFIN_GPIO_BASE+GPPCONSLP_OFFSET) #define GPPPUDSLP_REG __REG(ELFIN_GPIO_BASE+GPPPUDSLP_OFFSET) #define GPQCON_REG __REG(ELFIN_GPIO_BASE+GPQCON_OFFSET) #define GPQDAT_REG __REG(ELFIN_GPIO_BASE+GPQDAT_OFFSET) #define GPQPUD_REG __REG(ELFIN_GPIO_BASE+GPQPUD_OFFSET)

#define GPQCONSLP_REG __REG(ELFIN_GPIO_BASE+GPQCONSLP_OFFSET) #define GPQPUDSLP_REG __REG(ELFIN_GPIO_BASE+GPQPUDSLP_OFFSET)

#define GPACON (ELFIN_GPIO_BASE+GPACON_OFFSET) #define GPADAT (ELFIN_GPIO_BASE+GPADAT_OFFSET) #define GPAPUD (ELFIN_GPIO_BASE+GPAPUD_OFFSET) #define GPACONSLP (ELFIN_GPIO_BASE+GPACONSLP_OFFSET) #define GPAPUDSLP (ELFIN_GPIO_BASE+GPAPUDSLP_OFFSET)

#define GPBCON #define GPBDAT #define GPBPUD #define GPBCONSLP #define GPBPUDSLP #define GPCCON #define GPCDAT #define GPCPUD #define GPCCONSLP (ELFIN_GPIO_BASE+GPBCON_OFFSET) (ELFIN_GPIO_BASE+GPBDAT_OFFSET) (ELFIN_GPIO_BASE+GPBPUD_OFFSET) (ELFIN_GPIO_BASE+GPBCONSLP_OFFSET) (ELFIN_GPIO_BASE+GPBPUDSLP_OFFSET) (ELFIN_GPIO_BASE+GPCCON_OFFSET) (ELFIN_GPIO_BASE+GPCDAT_OFFSET) (ELFIN_GPIO_BASE+GPCPUD_OFFSET) (ELFIN_GPIO_BASE+GPCCONSLP_OFFSET) #define GPCPUDSLP #define GPDCON #define GPDDAT #define GPDPUD #define GPDCONSLP #define GPDPUDSLP #define GPECON #define GPEDAT #define GPEPUD #define GPECONSLP #define GPEPUDSLP #define GPFCON #define GPFDAT #define GPFPUD #define GPFCONSLP #define GPFPUDSLP #define GPGCON #define GPGDAT #define GPGPUD #define GPGCONSLP #define GPGPUDSLP #define GPHCON0 #define GPHCON1 #define GPHDAT #define GPHPUD #define GPHCONSLP #define GPHPUDSLP #define GPICON #define GPIDAT #define GPIPUD #define GPICONSLP #define GPIPUDSLP #define GPJCON #define GPJDAT #define GPJPUD (ELFIN_GPIO_BASE+GPCPUDSLP_OFFSET) (ELFIN_GPIO_BASE+GPDCON_OFFSET) (ELFIN_GPIO_BASE+GPDDAT_OFFSET) (ELFIN_GPIO_BASE+GPDPUD_OFFSET) (ELFIN_GPIO_BASE+GPDCONSLP_OFFSET) (ELFIN_GPIO_BASE+GPDPUDSLP_OFFSET) (ELFIN_GPIO_BASE+GPECON_OFFSET) (ELFIN_GPIO_BASE+GPEDAT_OFFSET) (ELFIN_GPIO_BASE+GPEPUD_OFFSET) (ELFIN_GPIO_BASE+GPECONSLP_OFFSET) (ELFIN_GPIO_BASE+GPEPUDSLP_OFFSET) (ELFIN_GPIO_BASE+GPFCON_OFFSET) (ELFIN_GPIO_BASE+GPFDAT_OFFSET) (ELFIN_GPIO_BASE+GPFPUD_OFFSET) (ELFIN_GPIO_BASE+GPFCONSLP_OFFSET) (ELFIN_GPIO_BASE+GPFPUDSLP_OFFSET) (ELFIN_GPIO_BASE+GPGCON_OFFSET) (ELFIN_GPIO_BASE+GPGDAT_OFFSET) (ELFIN_GPIO_BASE+GPGPUD_OFFSET) (ELFIN_GPIO_BASE+GPGCONSLP_OFFSET) (ELFIN_GPIO_BASE+GPGPUDSLP_OFFSET) (ELFIN_GPIO_BASE+GPHCON0_OFFSET) (ELFIN_GPIO_BASE+GPHCON1_OFFSET) (ELFIN_GPIO_BASE+GPHDAT_OFFSET) (ELFIN_GPIO_BASE+GPHPUD_OFFSET) (ELFIN_GPIO_BASE+GPHCONSLP_OFFSET) (ELFIN_GPIO_BASE+GPHPUDSLP_OFFSET) (ELFIN_GPIO_BASE+GPICON_OFFSET) (ELFIN_GPIO_BASE+GPIDAT_OFFSET) (ELFIN_GPIO_BASE+GPIPUD_OFFSET) (ELFIN_GPIO_BASE+GPICONSLP_OFFSET) (ELFIN_GPIO_BASE+GPIPUDSLP_OFFSET) (ELFIN_GPIO_BASE+GPJCON_OFFSET) (ELFIN_GPIO_BASE+GPJDAT_OFFSET) (ELFIN_GPIO_BASE+GPJPUD_OFFSET)

#define GPJCONSLP (ELFIN_GPIO_BASE+GPJCONSLP_OFFSET) #define GPJPUDSLP (ELFIN_GPIO_BASE+GPJPUDSLP_OFFSET) #define GPKCON0 (ELFIN_GPIO_BASE+GPKCON0_OFFSET) #define GPKCON1 (ELFIN_GPIO_BASE+GPKCON1_OFFSET) #define GPKDAT (ELFIN_GPIO_BASE+GPKDAT_OFFSET) #define GPKPUD (ELFIN_GPIO_BASE+GPKPUD_OFFSET) #define GPLCON0 (ELFIN_GPIO_BASE+GPLCON0_OFFSET) #define GPLCON1 (ELFIN_GPIO_BASE+GPLCON1_OFFSET) #define GPLDAT (ELFIN_GPIO_BASE+GPLDAT_OFFSET) #define GPLPUD (ELFIN_GPIO_BASE+GPLPUD_OFFSET) #define GPMCON (ELFIN_GPIO_BASE+GPMCON_OFFSET) #define GPMDAT (ELFIN_GPIO_BASE+GPMDAT_OFFSET) #define GPMPUD (ELFIN_GPIO_BASE+GPMPUD_OFFSET) #define GPNCON (ELFIN_GPIO_BASE+GPNCON_OFFSET) #define GPNDAT (ELFIN_GPIO_BASE+GPNDAT_OFFSET) #define GPNPUD (ELFIN_GPIO_BASE+GPNPUD_OFFSET) #define GPOCON (ELFIN_GPIO_BASE+GPOCON_OFFSET) #define GPODAT (ELFIN_GPIO_BASE+GPODAT_OFFSET) #define GPOPUD (ELFIN_GPIO_BASE+GPOPUD_OFFSET) #define GPOCONSLP (ELFIN_GPIO_BASE+GPOCONSLP_OFFSET) #define GPOPUDSLP (ELFIN_GPIO_BASE+GPOPUDSLP_OFFSET) #define GPPCON (ELFIN_GPIO_BASE+GPPCON_OFFSET) #define GPPDAT (ELFIN_GPIO_BASE+GPPDAT_OFFSET) #define GPPPUD (ELFIN_GPIO_BASE+GPPPUD_OFFSET) #define GPPCONSLP (ELFIN_GPIO_BASE+GPPCONSLP_OFFSET) #define GPPPUDSLP (ELFIN_GPIO_BASE+GPPPUDSLP_OFFSET) #define GPQCON (ELFIN_GPIO_BASE+GPQCON_OFFSET) #define GPQDAT (ELFIN_GPIO_BASE+GPQDAT_OFFSET) #define GPQPUD (ELFIN_GPIO_BASE+GPQPUD_OFFSET) #define GPQCONSLP (ELFIN_GPIO_BASE+GPQCONSLP_OFFSET) #define GPQPUDSLP (ELFIN_GPIO_BASE+GPQPUDSLP_OFFSET)

/*GPIO F*/

#define REG_GPFCON (0x7F0080A0) #define REG_GPFDAT (0x7F0080A4)

/*GPIO M*/

#define REG_GPMCON (0x7F008820) #define REG_GPMDAT (0x7F008824)

#define LED1_ON ~(1<<0) #define LED2_ON ~(1<<1) #define LED3_ON ~(1<<2)

#define LED4_ON ~(1<<3)

#define LED1_OFF (1<<0) #define LED2_OFF (1<<1) #define LED3_OFF (1<<2) #define LED4_OFF (1<<3) #define LEDALL_OFF (0xFF)

/*****************************************/ /*

* Bus Matrix */

#define ELFIN_MEM_SYS_CFG 0x7e00f120 /*

* Memory controller */

#define ELFIN_SROM_BASE 0x70000000

#define SROM_BW_REG __REG(ELFIN_SROM_BASE+0x0) #define SROM_BC0_REG __REG(ELFIN_SROM_BASE+0x4) #define SROM_BC1_REG __REG(ELFIN_SROM_BASE+0x8) #define SROM_BC2_REG __REG(ELFIN_SROM_BASE+0xC) #define SROM_BC3_REG __REG(ELFIN_SROM_BASE+0x10) #define SROM_BC4_REG __REG(ELFIN_SROM_BASE+0x14) #define SROM_BC5_REG __REG(ELFIN_SROM_BASE+0x18) /*

* SDRAM Controller */

#define ELFIN_DMC0_BASE 0x7e000000 #define ELFIN_DMC1_BASE 0x7e001000

#define INDEX_DMC_MEMC_STATUS (0x00) #define INDEX_DMC_MEMC_CMD (0x04) #define INDEX_DMC_DIRECT_CMD (0x08) #define INDEX_DMC_MEMORY_CFG (0x0C) #define INDEX_DMC_REFRESH_PRD (0x10) #define INDEX_DMC_CAS_LATENCY (0x14) #define INDEX_DMC_T_DQSS (0x18)