浙江大学硕士学位论文
表 3-5平台供电电压上升时间
名称 VCCINT VCCAUX VCCO 描述 FPGA XC4VLX100-FF1148 FPGA内核供电电源电压 FPGA辅助供电电源电压 FPGA输出端口供电电源电压 0.2 ～ 50.0 0.2 ～ 50.0 0.2 ～ 50.0 ms ms ms 上升时间 单位 3）功耗估计
对于母板来说，FPGA芯片与几块存储器芯片是功耗最大的功能芯片。另外母板还有一些如LED, 晶振等等耗能较小的器件，通过各种资料的查阅和计算，母板上功耗的统计如表 3-6所示。
表 3-6平台功耗估计
Device 供电电源 FPGA DDR 终端电阻（50ohm） SRAM SDRAM[34] ．数量 1 1 2 116 1 1 4 8 10 额定电压（V） 供电电源功率 5 FPGA 消耗功率 N/A 其他器件 2.6 1.3 3.3 3.3 3.3 3.3 3.3 最大电流(mA) 4000 N/A 328.5 16.2 420 190 40 25 6 功耗（W） 20 8 0.854 2.44 1.386 0.627 0.528 0.66 0.2 14.695 有源晶振 LED DIP开关 合计 电源功耗一般取决于：内部资源的使用率，工作时钟频率，输出变化率等等，对于不同的应用，电源功耗差别非常大，这里只是给出一个参考值。
4）电源顺序
? ? ?
母板各个器件对于电源顺序有如下的要求： FPGA 的VCCAUX必须先于VCCO电压供给 FPGA 的VCCINT最好先于VCCAUX电压供给 DDR芯片的VDDQ电压必须先于VTT电压供给
5）电源设计方案
根据上述分析，我们掌握了母板电源开发的需求。根据这个实际的需求，选用了TI 公司的TPS系列芯片为主体组成了母板的供电电源解决方案。TI 公司的TPS 系列SWIFT系列电源芯片可以通过外部设置调节电压上升时间，并且可以根据SS/EN输入信号的电平来决定是否输出电压，因此可以很方便的满足平台在供电顺序和电压上升时间方面的要求。其PWM工作方式的高供电效率和高电流输出也为平台母板上高功耗器件的正常运转提供了足够的功率。平台母板的电源设计方案如图 3-7所示：
34
浙江大学硕士学位论文
VCC5 TPS54610 6A SWIFT 2.6V TPS51100 3A Regulator 1.3V DDR400 VTT 2.6V DDR/FPGA 1.2V FPGA内核 VCCINT TPS54310 3A SWIFT 5V直流电源 4A TPS54310 3A Regulator VDD/VDDQ VCCO26 2.5V FPGA 3.3V FPGA I/O SDRAM SRAM 1.8V PROM VCCAUX TPS54616 6A SWIFT VCCO33 VCC/VCCQ VDD/VDDQ APL1085 3A Regulator VCC18
图 3-7平台电源设计方案
两片TPS54310 (3A) [36]的输出供应FPGA VCCINT和VCCAUX。TPS54610[35]的输出为2.6V，供应DDR的核心电压和输入输出端口电压以及FPGA相应bank接口的VCCO。这个2.6V电源作为TPS51100的输入，经过转换后输出3A的1.3V电压作为DDR的终端电压。TPS54616的输出为3.3V，提供6A的电流给FPGA相应bank接口的VCCO，以及SDRAM和SRAM。ANPEC公司的APL1085作为简单DC-DC转换器供应FPGA配置的PROM的供电电源，它的输入为TPS54616输出的3.3V是因为如果用5V输入会在APL1085的输入输出两端产生过大的压差从而造成很大的功率消耗。 电源顺序的解决方案如图 3-8所示：
．
．
5V TPS54310 1.2V, VCCINT PWRGD TPS54310 2.5V, VCCAUX PWRGD 5V TPS54616 3.3V, VCCO PWRGD SS/EN SS/EN SS/EN TPS54610 2.6V, VCCDDR VOUT TPS51100 1.3V, VTT VIN SS/EN
图 3-8平台电源顺序解决方案
TPS系列的器件有如下特性：PWRGD信号为open-drain形式的输出，在电压上升过程中，当输出电压低于额定电压的90％时，PWRGD信号一直为低，反之则呈高阻态。SS/EN输入信号在低于1.2V时，芯片不工作，只有当此信号高于1.2V时，芯片才开始工作。所以如采用如上图所示的连接，当5V输入电源上升时，1.2V的VCCINT电压开始上升，当输出
35
浙江大学硕士学位论文
达到1.08V(1.2V×0.9)时，输出2.5V的TPS54310芯片启动，2.5V的VCCAUX电压开始上升，当输出达到2.25V(2.5V×0.9)时，TPS54610和TPS54616芯片启动。由于TPS51100的输入电源就是TPS54610的输出电压，因此VTT不可能比DDR的VDDQ先上升。上述方案即可解决电源顺序的问题。
．
下面介绍平台上最典型的DDR400芯片供电电源2.6V的产生电路[37]，如图 3-9所示。
图 3-9 DDR400供电电源产生电路
输入输出电容均采用低等效串联电阻（ESR）的钽电解电容。输出电感选用了线艺电子（Coilcraft）公司的DO1813P 系列1.2uH 的线圈电感。TPS54610芯片采用的是PWM的电源控制方式，这种方式可以达到非常供电效率和非常低的功耗。其输出VO的计算公式如下：
VO*R2/(R1+R2)=VSENSE=VREF=0.891V，
选择适当的R1和R2值，可以使VO达到预期的输出值，在图中，R1=10K, R2= 5.23K, 都选用精密电阻（1%阻值误差），因此可以产生相对精确的VO=2.6V。输出电压的上升时间是通过设置SLOW-START(SS/EN)脚的外围电路来实现的，一般来说，这个外围电路就是外接一个电容CSS, 加上这个CSS电容后，会给启动过程带来两个影响：第一个影响是SS/EN的输入不再被前级的PWRGD信号驱动之后到芯片开始工作的时延td， 第二个影响是和芯片内部的电路一起决定电压上升时间，这个由外部决定的电压上升时间为tss，则td与tss的计算公式为：
td?c(SS)?1.2V0.7V ， t(SS)?c(SS)?， 5uA5uA平台选用的电容CSS为0.1uF，因此td=24ms, tss=14ms, 芯片内部的上升时间为3.35ms，因
．
此总上升时间为41.35ms，符合设计的要求[41]。
电源方案的PCB布局布线设计也是有着非常严格的要求，将在3.3节中介绍。
6）外接变压器
母板和子板的电源输入是通过便携式变压器的输入，其规格如下： 输入电压电流：100V~240V/0.7A 输出电压电流：5V/4A
36
浙江大学硕士学位论文
3.2.1.6输入输出与测试端口
各种类型的输入输出与测试端口可以让开发设计视频编解码器的过程变得更加方便和高效率。平台提供了如下针对视频开发的非常有实用价值的硬件调试端口，如下所示： ? JTAG端口&专用USB线缆 ? 128bit超宽用户输入输出端口 ? 32bit 差分信号用户输入输出端口 ? 8用户输出控制LED ? 10用户输入DIP开关 ? 3用户输入按键开关
1） JTAG端口&专用USB线缆
．
平台下载FPGA配置文件是通过Xilinx专用的USB线缆[43]。如图 3-10所示：
图 3-10 Xilinx FPGA专用USB下载线缆
此线缆可以把应用软件产生的FPGA的配置文件下载到平台上的XC4VLX100 FPGA中。线缆的一头是USB A-B插头，可以连接到桌面型计算机或笔记本计算机的USB口，而且线缆本身从USB接口供电，无需外加电源。线缆可以以USB高速模式进行传输，在对FPGA进行配置和编程的时候，时钟频率可从750kHZ到24MHZ之间进行选择。线缆的另
．
外一头是14PIN的JTAG/Serial端口[44]，其配置如图 3-11所示。
JTAG ----- ----- TDI TDO TCK TMS Vref Serial INIT ----- DIN DONE CCLK PROG Vref GND
图 3-11 JTAG/Serial 接口
使用USB线缆，在平台上开发视频编解码器时下载配置文件可以更快速。正常情况下，USB配置方式可以比并口方式的配置速度快3倍以上。因此USB线缆配置对拥有11万逻辑单元这样的大容量FPGA进行配置时是非常重要的，否则过长的下载时间会降低平台的开发效率。
2）128bit 超宽用户输入输出端口
在平台上开发调试大型视频编解码器的时候，经常需要同时观察和比较不同模块之间输
37
浙江大学硕士学位论文
入输出数据之间的关系。这就需要大量的数据输出接口，以便外接逻辑分析仪进行观察测试。以课题组的逻辑分析仪Agilent 1681A 为例，这台LA共有16bit×2×6＝96bit 的数据输入通道。再加上6bit 的同步时钟信号输入线，最大可以同时观察102bit 的数据。开发平台提供的128bit超宽用户端口完全可以最大限度的发挥该逻辑分析仪的功能。这样就给开发测试过程带来了极大的方便。同时这128bit端口也可以各自被设定为输入模式用来满足某些特定的开发需要。
3）32bit 差分信号用户输入输出端口 超宽用户输入输出端口的其中32bit被设计成差分对模式。这首先在FPGA端使用了差分输入输出端口，同时在PCB布局布线的时候，保持两个信号线一直以差分对的形式走线，并且避开了其他非差分信号以避免干扰。如图 3-12所示：
FPGA差分端口 差分对走线 FPGA 平台差分 输出端口 图 3-12 差分信号输入输出端口
这样的设计给差分信号的输入（如某些差分时钟信号和高速数据输入输出接口等）输出带来了极大的方便，如果不提供这样的端口，平台将无法与外界进行差分信号数据传输。 4）8用户输出控制LED 用户输出控制LED一般用来作为一个直观的观察控制工具。在平台设计中，用户LED控制线如果为低电平，则LED点亮；如果为高电平或者高阻态，则LED熄灭。
3.2.2 子板
3.2.2.1子板整体结构
平台的子板采用2层PCB结构，其基本结构如图 3-13所示：
38