4.3.1 低边嵌位的栅驱动
因QAUX已经被确认，它必须是接地参考的P沟MOSFET，需要负向的栅驱动电压才能令其导通，当然UCC2891不会产生负电压，这要外加栅驱动电路应用到低进嵌位，P-MOSFET可以直接如图10所示的方法来驱动。
首先UCC2891的AUX输出变高，肖特基二极管DAUX会正向偏置，电容CAUX被充电到-VAUX伏特，然后电容放电（通过RAUX）。如果RAUX和CAUX的时间常数大于PWM的周期，则CAUX上的电压仍旧相对恒定，且使QAUX栅到源的电压峰值为0V，因此，VAUX有效地移到了地电平之下，而能以负电平驱动P沟MOSFET，QAUX：
CAUX的值由RAUX=1KΩ及下面公式求出
4.3.2 选择嵌位电容
对于嵌位电容选择，第一个考虑的是要知道怎样合适的电压比率才能盖过整个VIN的范围（见图8）
嵌位电容的值最主要的选择是基于可允许的纹波电压总量。再有，假定此电容要足够大，嵌位电压才能近似象一个恒压源一样。当然，根据（53）式VCL由随着输入电压的变化而变化，无论怎样一个线性瞬态或突然的占空比变化都要计及进去。它要取一个对嵌位电压有限的时间总量，因此，变压器重定电压与之相应。更大的电容值会导致较小的电压纹波，但又会引入对瞬态反应的限制，较小的电容值有较快的瞬态反应，但会导致更高的电压纹波，理想状态，
嵌位电容选择得要允许一些电压纹波，但不能太多，以增加MOS源漏电压的应力，给QMAIN允许大约20%的电压纹波以加到紧靠近QMAIN的VDS。
一个简单估计CCL办法。它的谐振时间恒定要大于最大关断时间。附加因素诸如功率级时间常数，控制环的带宽，也会影响瞬态.这就接近（57）式的状况。确信瞬态性能不能被折中的，至少从有源嵌位电路观点：
求
解（57）式，求出CCL再乘以10倍的因子。设（57）式保持真实，（57）式可写成（58）式，表示CCL由已知项表示，有：
一旦CCL由（59）式算出，最终的设计值可以在嵌位电容上的纹波电压在电路中测出以后再稍微改变一点。
4.4初级MOSFET （QMAIN）的选择
由于嵌位电压已经由（53）式决定，主功率MOS QMAIN的源漏电压应力已经知道。图8示出在整个输入电压范围的最大电压应力为110V。再有，QMAIN的漏电流由（41）及（42）式也已经知道。最大均方根电流出现在最低输入电压和最大负载电流时，（42）式给出为4.42A。因此，选择150V VDS。IDS至少6.45A的范围，确保电流会有35%的设计余量。这个Si7846DP可选用，它是150V 6.7A N-MOSFET。为增强散热型的SO-8封装。 从制造商的资料表中，整个栅电荷为35nc，导通电阻为41mΩ（在12V栅压时）。 使用IPRI（RMS），这个从（42）式求得的电流，QMAIN的导通损耗为 在4.4.1中QMAIN总是在ZVS状态下关断，但可能仍会有一些导通开启的损耗，由现有的（62）式典型ZVS开启时损耗值有很小的负载电流，估计为12A以上（最大负载的40%），假定QMAIN在ZVS状态下开启及关断。
注意：在负载大于12A时，如果QMAIN没有在ZVS状态下导通，那么0.68W的值由（62）式计算可能会增加，可能会有更高的实际结温。小心ZVS测量将会由设计测试建起。
QMAIN的第三个功耗由于对其输出电容COSS（QMAIN）的充放电。对于低压应用时这可以忽略，但要注意从（63）式功耗正比于电压的平方。对低边嵌位正激变换器最大漏源电压（VcL=110V）是在最小负载和最高Vin时，从测量Coss曲线中估计这个损耗是非常困难的。从制造商的图表中出现更多的预测为60V-120V，所以用了150PF的电容值。
QMAIN的整个功耗现在可以用（64）式算出：
PQmain = Pc+Psw+Pcoss = 0.8W+0.68W+0.27W = 1.75W (64)
即QMAIN的最大结温计算结果为131℃如（65）：
Ti = (RθJA×PQmain)+TA = 131℃ (65)
131℃略高于绝对最大结温（150℃）的75%。因此，必须小心处理QMAIN，特别在极端条件下，诸如最高输入电压，最大负载电流或任何工作形式迫使QMAIN离开ZVS状态。当画PCB板时，要布出足够的铜箔区，给其漏极作功耗用，使其结温将低。
4.4.1初级MOSFET QMAIN的ZVS条件考虑
QMAIN实现ZVS的能力是采用有源嵌位技术的初级侧的推动力，为ZVS细节条件，首先是需要对寄生组件有深入了解，如图11所示。
ZVS的条件是源漏电压在开关QMAIN开启式关断之前要达到0电压，这个条件以结点A处电压来实现，见图12中。要在图2和图4中的两个间隔时间中令其谐振到0V。因此，为了ZVS的目标，图11的电路可以简化成简单的谐振电路如图12。
在t1-t2间隔，QMAIN刚关断，而QAUX即将要开启，作为COSS（QMAIN）要充电VA，QMAIN的体二极管反偏，先前通过QMAIN沟道的电流现在给COSS充电，这些电流的一部分也转向给QAUX的输出电容，但更重要的因素是这个电流自然地以相同方向作为谐振电流流出结点VA。由于两个电流叠加，QMAIN总是在ZVS条件下关断，而不管给COSS充电的总量。
在t3→t4间隔，QMAIN即将要开启，而QAUX刚好关断。注意，为QMAIN ZVS谐振电流IRes需要驱动VA到零电压的电流是相反方向的。因为这两个电流相反都到VA，QMAIN的 ZVS的开启仅在特殊工作条件，参看图11和图12。谐振电感首先由（66）定义，无外部电感，Lext为内部初始定下的，谐振电容由（68）式定义：
对QMAIN 在 ZVS下开启的主要限制是要储存足够的电感能量并能完全放电到谐振电容，这个需要可以用数学方式检测来决定，如果外加电感串入变压器初级，应给予考虑。
由于
Iout接近于0，ZVS开启条件对QMAIN取决于磁化电流。因此，在空载条件下（Iout=0）（70）式减掉求解得到（71） 由于Imag已由（40）式确定，结果可以见到：
Imag＞0.463A
从
（40）式Imag等于1.1A，它大于0.463A。所以我的期望QMAIN能在接近零负载电流时实现ZVS开启。如果没有足够的磁化电流去盖过CQ所需谐振电流，变压器的设计就不得不重新考虑，一个有效的方法是减少磁化电感。另一个选择就是求解（74）式找出Lext，然后加一个外部电感在给定的最小负载条件下以满足ZVS工作条件。
从谐振电感及电容来看，谐振频率由（75）式给出，它然后去用于计算总延迟时间，以达到ZVS谐振传输的必要条件，延迟时间的计算可用（78）式，并由UCC2891 IC调节得到。
4.5输入电容
有源嵌位正激变换器是一种降压式（buck）功率变换拓朴。有脉冲交流输入电流。因此有很高的di/dt含量。如图13所示。
图13中的输入电容是用将等效寄生组件等效串联电阻和等效串联电感画出的。它造成整个纹波输入电压，类似于输出电容。输入电容的目的是提供一种高频滤波，使输入电压尽可能接近直流源，使之有低的纹波和噪音输入。
第一
件事是为决定输入电容求出最大均方根输入电流。RMS电容电流从Ic（IN）示于图13。并用（79）式表示。使用有源嵌位的复位技术在QMAIN关断时间（1-D）期间示于IPRI波形中，也能用（79）式表示。这里有一个小的但不能忽略的对RMS电容电流的影响，对正激电路没有采用有源嵌位复位的这一项将不存在，因为IPRI在复位周期中被嵌到零。 在（79）式中恒定项仅有Imag，为用已知数值表示（79），最大输入电流IIN，可由（80）式估算出。如果谐振传输延迟可忽略不计，占空比D可由（52）估算出。
这样（79）式可能转成（82）式，此时所有可变量都已知道。
使用满载时的效率η=85% （82）式的结果，现很容易对应VIN全范围求出，示于图14。