第1章 引言
4、使用verilog硬件描述语言对数字控制部分进行RTL代码描述，进行前仿真、综合、后仿真、布局布线等数字集成电路设计流程；
5、利用Cadence spectreVerilog仿真器对整个芯片进行数模混合仿真。 6、模拟部分版图与数字部分版图的拼接，整体版图的设计，流片。 7、电源PCB板与逐次逼近ADC测试PCB板的设计。 8、逐次逼近ADC的测试与分析。
1.3 论文各部分主要内容
第2章介绍逐次逼近ADC的工作原理、典型结构与国内外发展现状； 第3章讨论关键模块DAC的设计，给出电路结构与仿真结果； 第4章研究关键模块比较器，分析电路结构与仿真结果； 第5章论述数字控制部分的功能，列出verilog代码与仿真结果； 第6章描述数模混合仿真流程以及整体芯片仿真结果； 第7章阐述测试过程，并对测试结果进行分析； 第8章总结研究工作，并对未来工作进行展望。
3
第2章 逐次逼近ADC概述
第2章 逐次逼近ADC概述
2.1 逐次逼近ADC的工作原理
逐次逼近ADC的基本结构如图2.1所示，主要由采样/保持电路、DAC、比较器、数字控制部分和其他模拟电路组成，核心是DAC、比较器和数字控制部分。
其他模拟电路Vin采样/保持比较器VrefDACCLKSAR数字控制部分OUT 图2.1 逐次逼近ADC的基本结构
逐次逼近ADC使用二进制搜索算法使DAC的输出逐次逼近输入的模拟信号，对于N位逐次逼近ADC至少需要N个转换周期。其大致工作过程如下：首先模拟输入信号Vin被采样保持，送入比较器的一端，然后数字控制部分将逐次逼近寄存器（SAR）最高位（MSB）预置1，其他位全部清零，DAC在Vref和SAR的控制下输出1/2 Vref送入比较器的另一端。如果Vin > 1/2 Vref，那么比较器输出1，SAR最高位定为1；否则，如果Vin < 1/2 Vref，那么比较器输出0，SAR最高位定为0。这样，逐次逼近ADC的最高位就确定了，下面再确定次高位，即先预置SAR次高位为1，如果前一个转换周期确定的MSB = 1，那么此时DAC输出3/4 Vref，Vin与3/4 Vref比较大小，从而确定SAR次高位；如果前一个转换周期确定的MSB = 0，那么此时DAC输出1/4 Vref，Vin与1/4 Vref比较大小，从而确定SAR次高位。依此类推，直到SAR的最低位确定为止，
4
第2章 逐次逼近ADC概述
这样SAR的值即逐次逼近ADC的最终输出。
VDACVref? Vref? Vref? VrefVinbit2=1bit1=0bit0=0t
图2.2 3位逐次逼近ADC的DAC输出电压
图2.2是一个3位逐次逼近ADC逐次逼近过程中DAC输出电压的示意图，X轴表示时间，Y轴表示DAC输出电压。第一个转换周期，SAR置为100，DAC输出1/2 Vref，由于Vin > 1/2 Vref，所以bit2 = 1；第二个转换周期，SAR置为110，DAC输出3/4 Vref，由于Vin < 3/4 Vref，所以bit1 = 0；第三个转换周期，SAR置为101，DAC输出5/8 Vref，由于Vin < 5/8 Vref，所以bit0 = 0；最终转换结果（即SAR的值）为100。
2.2 逐次逼近ADC的典型结构
逐次逼近ADC的原理比较简单，但是具体实现结构多种多样，每种结构都各有优劣。按照逐次逼近ADC结构中DAC的工作原理，大致可以将逐次逼近ADC分成三种：电压定标、电流定标、电荷定标，下面分别予以讨论。
2.2.1 电压定标型逐次逼近ADC
电压定标型逐次逼近ADC出现最早，工作原理最简单。如图2.3所示[6]，将一个等值电阻串（R0 = R1 = ? = R2N-1）放置在参考电压Vref和地之间，每个电阻的端点电压都由开关（S0、S1、?、S2N-1）引出作为分段参考电压，通过开关控制就可以按照二进制搜索算法将相应的分段参考电压送到比较器了。
5
第2章 逐次逼近ADC概述
VrefR2-1NS2-1NR2-2NS2-2NS3R2R1R0S2S1S0Vout
图2.3 电阻串DAC
图2.3的电阻串DAC输出电容比较大，而且开关控制信号线数量庞大，N位DAC需要2N条单独的开关控制信号线，因此常常使用开关树的结构，如图2.4所示[6]。使用开关树结构后，虽然开关数量变多了，但是DAC的输出电容变小了，而且开关控制信号线数量也减少了，N位DAC只需要N条单独的开关控制信号线，不过开关的馈通效应可能会引入失调电压。
VrefR2-1ND0D1R2-2ND0D0D1R2-3N???D1DN-1R2-4ND0?D0VoutR2R1R0D0D0D1?DN-1D0
图2.4 使用开关树的电阻串DAC
由电阻串DAC组成的电压定标型逐次逼近ADC，最大的优势是能够保证良好的单调性，得到了工业应用[7]，但对于N位逐次逼近ADC需要2N个单位电
6
第2章 逐次逼近ADC概述
阻，随着位数的增多，单位电阻和开关呈指数增加，例如，对于8位这种类型的逐次逼近ADC，就需要256个单位电阻和510个开关，这么多单元所占芯片面积是可观的。
2.2.2 电流定标型逐次逼近ADC
电流定标也是早期常见的一种类型，它是利用二进制加权的电流，配合开关实现二进制搜索算法的。常见的电流定标型逐次逼近ADC又可以分为两种，一种使用二进制加权的电流源阵列，一种使用R-2R阶梯。
使用二进制加权电流源阵列的逐次逼近ADC如图2.5所示[8]，它使用等效宽长比为二进制加权的MOS管组成的二进制加权的电流源阵列，可以通过电流比较器将输入电压转换成电流，然后与这些电流源的组合电流进行比较，也可以将这些电流源的组合电流转换成相应电压，然后与输入电压通过电压比较器进行比较。使用MOS管组成的这种结构，由于使用了电流开关，所以转换速度较快，但是MOS管的阈值电压变化较大，MOS管参数的匹配误差会影响二进制加权电流源的匹配，给逐次逼近ADC带来了较大的精度误差。
+-比较器逐次逼近逻辑MSBLSBVinRinVrefRrefVDD11111111数字输出16×1+-32×116×18×14×12×11×14×1/82×1/8使用R-2R阶梯的逐次逼近ADC如图2.6所示，它利用R-2R阶梯中任一节点看进去的阻值恒为R这一性质，通过参考电压Vref产生一组二进制加权的电流，由开关选择得到组合，然后通过反馈电阻Rf得到相应的电压。
运放VSS 图2.5 二进制加权电流源阵列逐次逼近ADC
7