7．使用￠0.5单股硬线时，剥塑料皮时不得伤线。拔线方向需垂直面包板，避免斜向拽线，防止线头断在小插孔内。如万一将线断在插孔中，可用小刀将线头挑出。
8．集成电路安插时严防弯折管脚，使用起拔器进行拆卸。 9．注意集成电路的方向及电源引脚位置。
6
【基础性实验】
实验一 TTL与非门参数测试与使用
一、实验目的
1．掌握TTL集成与非门的逻辑功能和主要参数的测试方法；
2．掌握TTL门电路器件的使用规则；
3. 熟悉数字电路学习机及示波器使用方法； 4. 熟悉数字电路实验箱的结构、基本功能和使用方法。
二、实验预习要求
1. 了解TPE－ADⅡ模拟数字实验箱的基本结构及使用方法； 2．了解TTL与非门主要参数的定义和意义；
3．熟悉各测试电路，了解测试原理及测试方法； 4．熟悉所用集成电路的引 线位置及各引线用途。 5．了解双踪示波器使用方法 6．自拟实验步骤和数据表格。
三、实验原理
1．TTL与非门的主要参数
TTL与非门具有较高的工作速度、较强的抗干扰能力、较大的输出幅度和负载能力等优点，因而在各种数字系统的设计中得到了广泛的应用。
（1）输出高电平VOH：输出高电平是指与非门有一个以上输入端接地或接低电平时的输出电平值。空载时，VOH必须大于标准高电平（VOHmin=2.4 V）；接有拉电流负载时，VOH将下降。测试VOH的电路如图实验1.1所示。
（2）输出低电平VOL：输出低电平是指与非门的所有输入端都接高电平时的输出电平值。空载时，VOL必须低于标准低电平（VOL=O.3 V）；接有灌电流负载时，VOL将上升。测试 VOL电路如图实验1.2所示。
（3）输入短路电流IIS：输入短路电流IIS是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流。前级输出低电平时，后级门的IIS就是前级的灌电流负载。一般IIS＜1.6mA。测试IIS的电路见图实验1.3所示。
7
图实验1.1 VOH的测试电路 图实验1.2 VOL的测试电路
（4）扇出系数N：扇出系数N是指门电路能驱动同类门的数目，用以衡量带负载的能力。图实验1.4所示电路能测试输出为低电平时，最大允许负载电流IOL，然后求得N＝IOL／IIS。一般 N＞8的与非门才被认为是合格的。
图实验1.3 IIS的测试电路
图实验1.4 扇出系数N的测试电路
2．TTL与非门的电压传输特性
利用电压传输特性不仅能检查和判断TTL与非门的好坏，还可以从传输特性上直接读出其主要静态参数，如 VOH、 VOL、 VON、 VOFF、 VNH和 VNL，如图实验1.5所示。传输特性的测试电路如图实验1.6所示。
至示波器Y轴
至示波器X轴
图实验1.5 TTL与非门的电压传输特性 从图实验1.5中可知
图实验1.6 TTL与非门的电压传输特性测试电路
8
开门电平VON：是保证输出为标准低电平VOL时，允许的最小输入高电平值。一般VON＜1.8V。
关门电平VOFF：是保证输出为标准高电平VOH时，允许的最大输入低电平值。 高电平噪声容限VNH：VNH=VSH-VON=2.4V-VON 低电平噪声容限VNL：VNL=VOFF-VSL=VOFF-0.4V 测试
根据与非门的功能，其外引线排列如附录
四、实验仪器设备
1. TPE－ADⅡ实验箱（+5V电源、单脉冲源、连续脉冲源、逻辑电平开关、LED显示、面包板、数码管、电位器等）1台 ； 2.数字万用表 1块；
3.四两输入集成与非门 74LS00 1片； 4.电阻5.1kΩ、1kΩ、5O0Ω、100Ω各1只； 5.示波器1台。
五、实验内容及方法
1．按TTL与非门的真值表逐项验证其逻辑功能。
2．用数字万用表分别测量TTL与非门74LS00在带负载和开路两种情况下的输出高电平VOH和输出低电平VOL。测试电路如图实验1.1及图实验1.2所示。 3．测试TTL与非门的输入短路电流IIS，测试电路如图实验1.3所示。 4．测试与非门输出为低电平时，允许灌入的最大负载电流IOL，然后利用公式N＝IOL／IIS求出该与非门的扇出系数N。测试电路见图实验1.4。
具体测试方法有二:
①输入端全部悬空，逐渐减小电阻 RP，读出仍能保持 Vo＝0.4V的最大负载电流，即 IOL。
②输入端全部悬空，输出端用500 Ω电阻代替（10OΩ＋ RP）。用万用表直流电压档测量VO，若VO＜0.4V，则产品合格。然后再用万用表电流档测出IOL，通过公式计算出扇出系数。
5．测量TTL与非门的电压传输特性曲线。测量电路如图实验1.5所示。在示波器上用X－Y显示方式观察曲线，并用坐标纸描绘出特性曲线，在曲线上标出VOH、VOL、VON、VOFF，计算 VNH和 VNL。
9
温馨提示:TTL集成电路使用注意
（1）接插集成块时,要认清定位标记,不得插反。
（2）TTL与非门对电源电压的稳定性要求较高，只允许在+5V上有±10%的波动。电源电压超过+5.5V，易使器件损坏；低于4.5V又易导致器件的逻辑功能不正常。电源极性绝对不允许接错。
（3）TTL与非门不用的输入端允许悬空（但最好接高电平），不能接低电平。 （4）TTL与非门的输出端不允许直接接电源电压或地，也不能并联使用。 （5）输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤ 680Ω时，输入端相当于逻辑“0”；当R≥4.7KΩ时,输入端相当于逻辑“1”。对于不同系列的器件要求的阻值不同。
10