由于二进制译码器的每一个输出均是输入代码的最小项函数，因此，配以适当的门电路，利用74LS138可以实现任意自变量数不超过三个的组合逻辑函数。如图实验3.1逻辑图所示，用一个74LS138和一个四输入与非门可以实现逻辑函数。
F??m(1,2,4,7)。
2. 用74LS138实现一个数据分配器
图实验3.1 逻辑图 图实验3.2数据选择器原理示意图
数据分配器也称多路分配器，其功能是，在数据传输过程中，将某一路数据分配到不同的数据通道上。数据分配器是单输入、多输出组合逻辑电路。
带控制输入端的译码器也是一个完整的数据分配器。如图实验3.1所示，如果把G1作为数据输入端（同时令G2A＝G2B＝0），将C、B、A作为地址输入端，则从G1送来的数据只能通过由 CBA所指定的一根数据线上送出去，实现数据的反码分配输出。
3. 数据选择器
数据选择器也叫多路开关，其功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号，其原理如图实验3.2所示。数据选择器是一种多输入、单输出的组合逻辑多路。
由于多路数据选择器与多路数据分配器的功能正好相反，它们配合使用，可以实现在一条数据传输线上传送多路信号。如图实验3.3所示，在传送线STL的两端接以多路数据选择器和多路数据分配器，在相同地址输入的控制下即可实现多通道并行—串行—并行数据传输系统。
四、实验仪器设备
1. TPE-AD型数字电路实验箱 1台 2. 3线-8线译码器74LS138 1块 3. 双四输入与非门74LS20 1块 4. 四两输入与非门74LS00 1块
16
5. 双四选一数据选择器74LS153 1块
A1
图实验3.3多通道数据传输系
五、实验内容及方法
1. 74LS138逻辑功能测试
74LS138输入端接逻辑电平开关，输出端接电平指示灯，用真值表记录实验数据，分析并确认译码器的逻辑功能。
2. 用74LS138和74LS20构成一位全减器
设计电路并在实验箱上实现之。全减器的输入，被减数A、减数B、低位来的借位C，接逻辑开关；全减器的输出，数据差D、向高位的借位C，接电平指示灯。观察输入与输出的状态变化，用真值表记录实验结果并分析之。
3. 用74LS138实现一个数据分配器
设计电路并在实验箱上实现之。数据分配器的数据输入可采用实验箱1Hz信号源的输出端；地址及其它输入接逻辑开关；输出接电平指示灯，观察输入与输出的状态变化，记录结果并分析之电路的功能。
4. 用74LS138和74LS153构成一个四通道数据传输系统
设计电路并在实验箱上实现之。输入数据可利用实验箱上的信号源或逻辑开关；地址及其它输入接逻辑开关；输出接电平指示灯，观察输入与输出的状态变化，记录结果并分析电路的功能。
六、实验报告
1. 画出实验线路图，记录整理实验现象及实验所得的有关波形，对实验结果进行分析。
2. 总结使用集成译码器和数据选择器的体会。
17
实验四 基本RS触发器和D触发器
一、 实验目的
1.熟悉并验证触发器的逻辑功能；
2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求
1．预习触发器的相关内容； 2．熟悉触发器功能测试表格。
三、实验原理
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1．基本RS触发器
图实验4.1为由两个与非门交叉耦合构成的基本RS触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为
S=0时触发器被置“1”；R端为置“0”端，因为
R=0时触发器被置“0”；当S =R =1时，触发器
状态保持。基本RS触发器也可以用两个“或非门”组成，此时为高电平有效置位触发器。
2. D触发器
D触发器的状态方程为：Qn+1=D。其状态的更新发生在CP脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等。
图实验4.1 基本RS触发器
四、实验仪器设备
1、TPE-AD数字实验箱1台 2、双D触发器74LS74 2片 3、四两输入集成与非门74LS00 1片
18
4、双通道示波器 1台
五、实验内容及方法
1．测试基本RS触发器的逻辑功能
按图实验4.1连接电路，用两个与非门组成基本RS触发器，输入端S 、R接逻辑开关的输出口，输出端Q、Q接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。
表实验4.1 RS触发器的逻辑功能 R S
2．测试D触发器的逻辑功能。
（1）测试RD、SD的复位、置位功能。
在RD=0，SD =1作用期间，改变D与CP的状态，观察 Q、Q 状态。 在RD=1，SD=0作用期间，改变D与CP的状态，观察Q 、Q 状态。 自拟表格记录。
（2）测试D触发器的逻辑功能
表实验4.2 D触发器的逻辑功能
双D触发器74LS74的引脚分布图如附录所示，了解电路，按表实验4.2进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即0→1），记录在表格中。
(3) 用D 触发器构成分频器。
19
按图实验4.2连接电路,构成2分频和4分频器。
图实验4.2 用74LS74双D 触发器构成分频器
在CP1端加入1KHz的连续方波，并用示波器观察CP1、Q1、Q2各端的波形。再取一只74LS74组件，仿照图实验4.2电路连成8分频和16分频器
六、实验报告
1．整理实验所测结果，总结RS触发器和D触发器的特点。 2．画出分频器实验测得的波形图。
七、思考题
在R-S触发器中，对触发器脉冲的宽度有何要求？
20