（3）将单次脉冲改为1Hz的连续脉冲，观察Q3、Q2、Q1、Q0的状态。 （4）将CP改为1KHz，用示波器观察CP、Q3、Q2、Q1、Q0端波形。
（5）将图实验6.1改成减法计数器，重复上述步骤，并列表记录输出状态。
2. 74LS192逻辑功能测试
将74LS192的CP接单脉冲源，清零端（CR=1）、置数端 =0、数据输入端（D3～D0）分别接逻辑开关，输出端（Q3～Q0）接逻辑电平显示插孔； 和 接逻辑电平显示插孔或译码显示输入的相应插孔。按表6.1逐项测试，检查是否相符。 （1）清零（CR）
当CR=1，其它输入端状态为任意态，此时Q3Q2Q1Q0=0000。之后，置CR=0，清零结束。 （2）置数
当CR=0，CPu、CPD任意，D3D2D1D0任给一组数据， = 0时，输出Q3 、Q2、Q1、Q0与D3、D2、D1、D0数据相同，此时74LS192处于置数状态。 （3）加法计数
CR=0， LD ＝CPD＝1，CPu接单次脉冲源。在清零后送入9个单次脉冲，观察输出状态变化是否发生在CPu的上升沿。 （4）减计数
CR=0，LD ＝CPu＝1，CPD接单次脉冲源。参照（3）进行实验。
3．任意进制的实现
按图实验6.2连接电路，构成5进制计数器。 按图实验6.3连接电路，构成十进制计数器。
按图实验6.4连接电路，实现00～99加法计数，输入1Hz连续计数脉冲，并记录之。
六、实验报告
1. 画出实验线路图，记录整理实验现象及实验所得的有关波形，对实验结果进行分析。
2. 总结使用集成计数器的体会。
26
实验七 移位寄存器及其应用
一、 实验目的
1.移位寄存器74LS194的逻辑功能及使用方法； 2.熟悉4位移位寄存器的应用。
二、实验预习要求
1.了解74LS194的逻辑功能；
2.用4位移位寄存器构成8位移位寄存器； 3.了解移位寄存器构成环形计数器的方法。
三、实验原理
1. 移位寄存器是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。74 LS194是一个4位双向移位寄存器，最高时钟脉冲为36MHz，其逻辑符号及引脚排列如附录所示。其中：D0～D1为并行输入端；Q0～Q3为并行输出端；SR－右移串引输入端；SL－左移串引输入端；S1、S0－操作模式控制端；CR－为直接无条件清零端；CP－为时钟脉冲输入端。
2．用74LS194构成8位移位寄存器
电路如图实验7.1所示,将芯片（1）的Q3接至芯片（2）的S3，将芯片(2）的Q4接至芯片(1）的S1即可构成8为移位寄存器。注意：CR端必须正确连接。
图实验7.1 8位移位寄存器电路连接图
3. 74LS194构成环形移位寄存器
27
把移位寄存器输出反馈到其串行输入端，可进行循环移位，如图实验7.2所示。设初态为Q3Q2Q1Q0=1000，则在CP作用下，模式设为右移，输出状态依次为1000→0100→0010→0001→1000.
图实验7.2 环形计数器
四、实验仪器设备
1.TPE－ADⅡ数字实验箱 1台 2.四位双向移位寄存器74LS194 2片 3. 四两输入集成与非门74LS00 1片
五、实验内容及方法
1. 测试74LS194（或CC40194）的逻辑功能
参附录接线， CR、S1、S0、SL、SR、D3、D2、D1、D0分别接逻辑电平开关输出插孔；Q3、Q2、Q1、Q0用LED电平显示，CP接单脉冲源输出插孔。按表实验7.1进行逐项对比测试。
表实验7.1 74LS194工作状态表
CP X ↑ ↑ ↑ ↑ ↓ CR S1 S0 0 1 1 1 1 1 X 1 0 1 0 X X 1 1 0 0 X 功能 清除 送数 右移 左移 保持 保持 Q0Q1Q2Q3 CR=0时，Q0Q1Q2Q3=0000，正常工作时，CR=1 Q0Q1Q2Q3=D0D1D2D3串行送数（SR SL）被禁止 Q0Q1Q2Q3=DSRD0D1D2 Q0Q1Q2Q3=D0D1D2DSL Q0Q1Q2Q3=Q0Q1Q2Q3 Q0Q1Q2Q3=Q0Q1Q2Q3 28
（1）清零：令 CR=0，此时Q3Q2Q1Q0=0000。之后置CR=1
（2）送数：令 CR=S1=S0=1，D3D2D1D0=0101，加CP脉冲，观察CP=0、CP由 0→1、CP由1→0，三种情况下寄存器输出状态的变化。结果应该是输出状态的变化应发生在CP的上升沿。
（3）右移：令CR=1，S1=0，S0=1，由右移输入端SR送入二进制码0100，由CP端加入4个单脉冲信号，观察输出情况。
（4）左移：先清零或预置，再令 CR=1，S1=1，S0=0，从SL送入1010；连续输入4个CP脉冲，观察输出情况。
（5）保持：令CR=1，S1=S0=0，加CP脉冲，观察寄存器的输出状态是否变化。
2．8位移位寄存器
（1）参照图实验7.2连接电路， Q0～Q7用LED显示；
（2）用并行送数法预置寄存器为某一个二进制数码（如:CR= 1，S1=S0=1，送11）；
（3）设定S1S0移位模式（S1S0=01右移），用单脉冲源依次输入CP脉冲，观察Q0～Q7的变化情况。
3．环型计数器
（1）参照图实验7.2连接电路， Q0～Q3用LED显示； （2）参照实验内容2进行，观察输出状态的变化情况。
六、实验报告
1.总结74LS194的逻辑功能；
2.画出相应的电路图，画出环型计数器的输出波形图。
29
【综合性设计性实验】 实验八（一） 时序逻辑电路设计
一、设计内容
1．用JK触发器设计一个8421码十进制同步加法计数器。
时钟信号CP由实验箱的“单次”或1Hz自动秒脉冲提供，计数器输出状态用实验箱上的LED数码管检测，记录实验结果。
用实验箱上的1kHz时钟信号作为计数器的计数脉冲CP，用示波器观察并记录CP及计数器各输出端的对应波形。
2．用D或JK触发器设计一个110串行序列信号检测器。
输入信号由电平输出器提供，时钟信号CP接逻辑实验箱的“单次” 时钟信号。当连续输入信号110时，该电路输出1，否则输出0。设依次送入的信号为001101110。
3．用D触发器设计一个同步四相时钟发生器，其输入时钟CP及各输出波形如图实验8.1所示。
CP
Q 1 四 Q1
相 Q2
时 CP Q2 钟 Q3
发 Q3
生 Q4 Q4 器
图实验8.1 四相时钟发生器输入、输出波形
输入时钟CP为1kHz时钟信号，用示波器观察时钟信号CP与各输出端对应的波形。
二、设计要求
1．用Mutisim2001进行电路仿真。 2．画出时序逻辑电路原理图。 3．叙述集成触发器的逻辑功能和使用。 4．写出设计过程，并记录实验结果。
30