LRCTL0=yr0;;
4 B3G TDD系统中RocketIO 接口 资源需求分析与设计
在系统AP 端和MT 端的实现方案和机器翻译终端硬件，系统分为多个模块，每个模块分别采用一块基于ATCA架构板，模块之间的物理连接，基于ATCA架构背板连接，和各模块之间的互连的数据传输协议的基础上的串行RocketIO收发器，使用FPGA芯片的每个模块的模块的设计选择的（当然有足够的RocketIO资源是必要条件），在上行链路基带接收机，信道处理芯片的选择模块解码是v2p100，空时解码模块采用v2p70，下行多天线传输模块采用vc2vp70，项目团队负责与XC2VP20 MAC接口模块的一部分。每个模块板分别由各大学合作完成，单独调试整个变调后。
23
基站的AP硬件平台的体系结构由多个天线接收板，交换/时计时板，基带接收板，MAC接口板，基带传输/板，多天线传输板。AP RocketIO表4.1中的资源需求；
表4.1 AP 内部各功能单板模块间互联需求表
Tab 4.1 The function of the internal board module interconnection requirements list 源板 方向 目 板 链路数 每链路RocketIO数 连接类型 多天线接收板 ——> 交换/时频时序板 3 4 基带信号 基带信号 基带数据/控制 基带数据/控制 基带信号 控制 控制 信号 交换/时频时序板 基带接收板 MAC处理/接口板 基带接收板 ——> <——> <——> ——> 基带接收板 MAC处理/接口板 基带接收板 多天线发送板 3 3 1 3 4 1 1 2 1 1 MAC处理/接<——> 多天线发送板 口板 3 1 MAC处理/接<——> 多天线接收板 口板 3 1 基带接收板 <——> 基带接收板 注：每个MGT（RocketIO）均工作在2GBPS(参考时钟100Mhz)
表4.2 MT 内部各功能单板模块间互联需求表
Tab 4.2 The function of the internal board module interconnection requirements list
源板 方向 目 板 链路数 4 1 1 2 1 每链路RocketIO数 1 1 1 1 1 连接类型 基带信号 基带数据/控制 基带数据/控制 基带信号 控制 多天线接收板 基带接收板 MAC处理/接口板 基带接收板 MAC处理/接 ——> <——> <——> ——> <——> 基带接收板 MAC处理/接口板 基带接收板 多天线发送板 多天线发送板 24
口板 1 1 MAC处理/接<——> 多天线接收板 口板 2 3 基带接收板 <——> 基带接收板 注：每个MGT（RocketIO）均工作在2GBPS(参考时钟100Mhz) 控制 信号
移动站（MT）硬件平台的体系结构由多个天线接收板，基带接收板，MAC /接口板。
因为整个B3G TDD实验系统的硬件平台由几个大学合作建设，我们根据所分配的部分功能模块的功能，同时，本文主要集中在与高速接口的实现研究，B3G TDD系统，因此，本文的具体硬件不为了实现特定的选择和设计分析整个系统，但这个选择MAC接口板件为例，介绍了具体的设计和数据传输的配置方法。
MAC接口板和其他模块的基本接口，因此，它是本系统的模块，即使转移是一个重要的模块，这个模块是由华中科技大学电信系负责，目前该项目仍在测试板的阶段，因此并没有与B3G TDD系统提前所需的资源，完全按照与结构设计。
MAC接口处理测试板的RocketIO接口部分涉及的板级硬件设计主要是时钟模块和数据接收接口，其他部分可以为这两个部分，图4.5的电路图4.6的内部配置编程。
图4.5外围时钟电路
Fig 4.5 RocketIO peripheral clock circuit board in the XC2VP20 experiment
25
图4.6引发引脚接口图
Fig 4.6 XC2VP20 experimental board of the RocketIO trigger pin interface diagram
在硬件电路试验板的设计采用四RocketIO收发器接口资源，另一个是RocketIO收发器的预订，在测试板上调试完成时使用的下一阶段的发展后；测试板有四个时钟产生电路，100MHz的时钟频率，RocketIO模块20的频率范围内，单通道达到2Gbps数据传输率，与1个时钟电路试验板，另三作为资源预留。
RocketIO收发单元的配置可以通过编程来完成配置。在多个模块的RocketIO收发模块是可以或可以调整的主要模块，CRC校验模块，8B/10B编解码，FIFO，接受弹性缓冲，信道绑定，和时钟校正处理器，在最终的系统的应用，需要反复的仿真和测试，以满足系统要求可靠性，可用性和系统的适用性。由于涉及多种合作目前具体接口协议尚未完全定义单元的设计方法可参阅4.2.2节，这里介绍了RocketIO特定的配置可以在下一章仿真与试验段的理解。
26
5 B3G TDD系统MAC层高速串口 实现与仿真测试
对B3G TDD系统实验平台的总体架构的介绍和每个模块划分后，华中科技大学研究院负责部分和MAC处理板的实现模块，主要工作内容和实施RocketIO的设计，和turbo解码器的设计实现，PCI桥设计（64位@ 66.3MHz），实现了几个大亿单元以太网驱动程序。这部分是数据传输的设计与实现。因此，本章将AP作为对B3G TDD实验系统的MAC接口板的实现策略作一简要的介绍一个例子，测试板对板，配置，模拟的RocketIO接口互连测试。5.1 B3G TDD系统MAC处理接口板 实现策略。 5.1.1 MAC及高层协议设计目标
（1）为上层提供数据传输服务必须能够适应动态变化的数据率范围宽（8kbps 50Mbps）和不同类型的交通需求（如可靠的，可靠的和不可靠的）；
（2）无线资源分配策略必须适应分组数据传输的特点，可以实现多用户复用的利用效率提高系统的用户容量和无线信道；
（3）支持多业务和多用户的QoS控制是实现IP QoS映射；
（4）各种业务实现多用户多业务条件都满意的服务质量，实现更高的无线资源的利用率；
（5）通过可以实现IP接入链路层切换；
（6）自适应调制和编码模式的选择和自适应天线选择的下行链路物理层实现。 5.1.2 架构设计
由于AP端和MT端和MAC处理板功能的机器翻译终端类似，只有机器翻译端结构相对简单，所以下面我们主要通过MAC处理板的实现和测试AP端为例进行了分析。 MMAC层算法处理由软件完成的成本，项目团队负责硬件主要负责MAC /接口的硬件平台板设计的处理，主要工作如下：实现RocketIO的设计，和turbo解码器的设计实现，PCI设计和公路桥梁实施（64位@66.3MHz），亿单元以太网驱动[19]。
设计的AP端的MAC接口/处理硬件平台如下；
（1）商业计算机CPCI @ 6U作为集成解决方案的核心设计；
（2）独立设计符合AdvancedTCA协议前插板（有源主板），主要的商业和工业板与总线连接的RocketIO；
（3）与PCI桥的RocketIO创作者和RocketIO PHY和其他相关电路的有源主板。
27