| F acd abc abd adc adb abcd acd abcd adbc abc cd =++ +++ +++ =
两次取反，得
F acd abcd adbc abccd =
共需要 11 个与非门，实现的逻辑图
（5） ( , , , ) (1, 2, 4,5,10,12) Fabcd m = ∑ 解 化简得
F bcd acd bcd =++ 经检验，由
bcd acd bcd acd cda +=++
产生的任意项cd a无助于减少尾部因子，对最简式直接两次取反，得 Fbcdacdcda = 需要 8 个与非门实现。
（6） ( , , , ) (1,5, 6, 7,9,11,12,13,14) Fabcd m = ∑ 解 经化简，最简或与式为 Fcdabdabdabc =+ + + 上式中，有
Fcdabdabdabcabcbcd abcd bcad cd adb abcd bcacd dcd adabd =+ + + + + = +++= +++
对上式两次取反得 Fabcdbcacddcdadabd = uuuu r
需要 7 个与非门实现。 （7）
1( , , , ) (0,1, 2, 4,5,6,8,10,14,15) (3,7,11) F abcd m d =+ ∑∑
2 ( , , , ) (0,1, 2, 4,5, 6,8,9,10,12,13,15) (3,7,11) F abcd m d =+ ∑∑ 解 经化简得 { 1 2
F acbd F abcd =++ =+++
两次取反，得
{ 1 2
F a b bd ac bd F abcd =++ = =
需要 6 个与非门实现。
7.用或非门设计实现题 6中个逻辑函数的组合电路
解 可将各式填入卡诺图，进行圈“0“化简，得到最简或与式，求对偶 F*，按同 6 题的方
法进行变换。然后求 F=（F*）*，两次取反，即得到仅有的原变量输入下的或非门实现。 （1）将原式用直观法填入卡诺图，并圈“0“合并，如图 4.5.17 所示
0 1 1 1 cd ab
00 01 11 10 0 1 1 1 1 1 0 1 1 1 0 1
()() F abcabc =++ ++ 00 01 11
10 显然无法再进行变换，两次取反得 F abcabc =+++++
共需要 6 个或非门，实现电路。
（2）将原本填入卡诺图，经圈“0“合并，得到最简或与式为 ()()()() Fabbcacdacd =+ + ++ ++ 两次取反，得
Fabbcacdacd =+++++++++ 共需要 8 个或非门
（3）原式的最简或与式为 ()()()( Fabdabcbcdacd abdabcbcdacd =++ ++ ++ ++= ++ ++++++ +++ )
共需要 9 个或非门。 （4）原式的最简或与式为
()()()()()() F acdabdbcdabdabcacd acdabdbcdabdabcacd =++++++++++++
+++++++++++++++++ =
共需要 11 个或非门实现
（5）原式的最简或与式为 ()()()( ) *
(*)* ( )( )( ) F a db cc db c d
F ad bc cd bcd d ac bc bcd F F d a cb cb c d dacbcbcd =+ + + ++ =+++ = ++ = =+++++ +++++++ =
共需要 8 个或非门实现
（6）原式的最简或与式为 ()( )( )( ) Fbdabcacdabcd bdabcacdabcd = + ++ ++ +++ = +++++++++++
共需要 9 个或非门实现
（7）最简或与式为 { 1 2
()( ) F abcabd abcabd F abcd abcd =++ ++=+++++ =+++=+++
共需要 9 个或非门实现
8.已知输入信号 a,b,c,d 的波形如图 4.5.18 所示，选择集成逻辑门设计，实现产生输出 F 波形的组合电路。
解 由图 4.5.18 的波形图，可直接得到 a,b,c,d 在各种输入组合的 F，填入卡诺图，并圈“1
“合并，如图 4.5.19 所示。
0 1 1 0 1 1 1 1 1 1 0 1 0 1 0 0 ab
00 01 11 10 00 01 11 10 cd
得到最简或与式为 Fcdbcac =++ 根据cd ac cd ac ad bc ac bc ac ab +=++ +=++
将生成项ad ab 和 加入以上最简与或式，得 F cdacadbcab =++++=
c(b+d)+a(b+c+d)=c(b+c+d)+a(b+c+d)= cbcd+abcd
两次取反得
F = cbcd abcd
共需要 4 个与非门，实现的逻辑电路如图 4.5.20 所示
9.设计一个编码器，6 个输入信号和输出的 3 位代码之间的对应关系入表 4.5.3 所示
输 入 输 出 0 A
1 A 2 A 3 A 4 A 5 A X Y Z 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1
0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0
解 由真值表可直接写出该编码器的逻辑函数： { 34 12 5 5 024 X AAA YA AA AAA =⊕⊕ =⊕⊕ =⊕⊕ Z
其逻辑电路如图 4.5.21所示
10.用 2 输入端与非门实现下列逻辑函数（要求器件数最少） （1）FABCABCABC =++
(2) F ABC ACD ABCD ABCD =++ + 解 （1）原式= ()
ABABC BCABC ACABC AB BC AC ABC AB BC AC ABC AB BC AC AB C AB BC AC AB C ++ ++ = = = =
共需要 11 个2 输入与非门
（2）可以对原函数求反F ，最后在取反，得到 F 的最少门实现，将原函数用直观法填入卡