LATTICE开发板
图11 输入寄存器块的电路图
输入块允许以两种模式运行。单数据率SDR模式时，在系统时钟的作用下，数据由SDR同步寄存器块的一个寄存器锁存。DDR模式时，用两个寄存器在DQS信号的上升沿和下降沿采样数据，形成两个数据流D0和D1。数据进入器件内部前，两个数据流与系统时钟同步。图12为DDR模式时，输入寄存器的波形。图13为设计工具组件。信号DDRCLKPOL控制用于同步寄存器中的时钟极性。当数据从DQS传输到系统时钟时，此信号用来保证适当的时序。
图12 DDR模式时输入寄存器的波形。