LATTICE开发板
图13 输入寄存器的设计工具组件
输出寄存器块
来自器件内部信号在到达sysIO缓冲器前需要锁存，输出寄存器块具有锁存这些信号的功能。块内有一个寄存器用于SDR，与另外一个锁存器组合在一起实现DDR功能。图14为输出寄存器块。
在SDR模式，ONEG0先送入触发器，然后再送至输出。触发器可配置成D型或者锁存器。在DDR模式，ONEG0在时钟的上升沿先送入寄存器，OPOS0信号被锁存。相同时钟所控制的多路选择器选择相应的信号送至输出D0。图15为DDR设计工具组件。SDR输出寄存器有复位和时钟使能。用于DDR
模式运行的附加寄存器无复位和时钟使能。
图 14 输出寄存器块